JPH02185024A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02185024A JPH02185024A JP556789A JP556789A JPH02185024A JP H02185024 A JPH02185024 A JP H02185024A JP 556789 A JP556789 A JP 556789A JP 556789 A JP556789 A JP 556789A JP H02185024 A JPH02185024 A JP H02185024A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- opening
- wiring
- aluminum
- opening section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 239000005365 phosphate glass Substances 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置の製造方法、特にその配線用導電
層の形成に関するものである。
層の形成に関するものである。
［従来の技術］
半導体装置の製造過程において、半導体基板に形成され
ているベース、エミッタ等の導電領域に配線を施す工程
がある。この工程は、半導体基板の表面上の絶縁層にコ
ンタクト・パターニングをすることによって行われてい
る。まず、前記絶縁膜の表面にフォトレジストを使って
配線パターンを形成し、次にこのフォトレジストをマス
クにして導電型領域内の絶縁層をエツチングして開口す
る。その後、アルミニウムのような配線用導電層を蒸着
した後、不要な部分を除去する。
ているベース、エミッタ等の導電領域に配線を施す工程
がある。この工程は、半導体基板の表面上の絶縁層にコ
ンタクト・パターニングをすることによって行われてい
る。まず、前記絶縁膜の表面にフォトレジストを使って
配線パターンを形成し、次にこのフォトレジストをマス
クにして導電型領域内の絶縁層をエツチングして開口す
る。その後、アルミニウムのような配線用導電層を蒸着
した後、不要な部分を除去する。
開口部形成のための、絶縁層のエツチングとしては、一
般に、等方性エツチングが用いられている。ウェット・
テーパー・エツチングのような等方性エツチングによる
と、絶縁層の開口部の肩部分がややだれ気味になって、
テーパー状となる。
般に、等方性エツチングが用いられている。ウェット・
テーパー・エツチングのような等方性エツチングによる
と、絶縁層の開口部の肩部分がややだれ気味になって、
テーパー状となる。
したがって、アルミニウム層を蒸着する際に、なだらか
になった肩部分に沿って、アルミニウム層が円滑に被着
され、アルミニウム層の途絶がない。
になった肩部分に沿って、アルミニウム層が円滑に被着
され、アルミニウム層の途絶がない。
、すなわち、十分な、アルミニウムのカバレジが得られ
る。
る。
また、熱処理を行って、開口部の肩部分を滑らかにする
コンタクトリフローを行う場合もある。
コンタクトリフローを行う場合もある。
［発明が解決しようとする課題］
しかしながら、上記のような等方性エツチングによる場
合には、開口部の肩が滑らかに落とされているので、開
口部の占める面積が太き（なってしまう。そのため、１
μｍ程度の微細コンタクトの形成が困難となったりして
、集積密度が向上しないという問題があった。
合には、開口部の肩が滑らかに落とされているので、開
口部の占める面積が太き（なってしまう。そのため、１
μｍ程度の微細コンタクトの形成が困難となったりして
、集積密度が向上しないという問題があった。
また、コンタクトリフローを行った場合には、熱処理に
よって、絶縁層へ燐がオートドープされるという問題を
生じていた。
よって、絶縁層へ燐がオートドープされるという問題を
生じていた。
上記のような問題を解決するため、反応性イオンを用い
る異方性エツチングを採用することも考えられる。この
方法によれば、開口部の肩がだれることがないので、開
口部分を小さくすることができる。しかし、アルミニウ
ムの蒸着時に、蒸着粒子が、開口部の内部に被着しにく
くなってしまう。すなわち、アルミニウムのカバレジが
確保できなくなってしまい、場合によっては、アルミニ
ウムが開口の内部において連続しないという問題を生じ
る。
る異方性エツチングを採用することも考えられる。この
方法によれば、開口部の肩がだれることがないので、開
口部分を小さくすることができる。しかし、アルミニウ
ムの蒸着時に、蒸着粒子が、開口部の内部に被着しにく
くなってしまう。すなわち、アルミニウムのカバレジが
確保できなくなってしまい、場合によっては、アルミニ
ウムが開口の内部において連続しないという問題を生じ
る。
この発明は、上記のような問題点を解決して、配線用導
電層のカバレジを確保しつつ、開口部を小さく形成する
ことのできる製造方法を提供することを目的とする。
電層のカバレジを確保しつつ、開口部を小さく形成する
ことのできる製造方法を提供することを目的とする。
［課題を解決するための手段］
この発明に係る半導体装置の製造方法は、半導体基板表
面の絶縁膜に、異方性エツチングによって開口部を形成
する工程、 開口部および絶縁膜上に、蒸着によって導電層を形成す
る工程、 異方性エツチングを行い、開口部側壁付近のみに導電層
を残す工程、 開口部および絶縁膜上に、蒸着によって配線用導電層を
形成する工程、 を備えている。
面の絶縁膜に、異方性エツチングによって開口部を形成
する工程、 開口部および絶縁膜上に、蒸着によって導電層を形成す
る工程、 異方性エツチングを行い、開口部側壁付近のみに導電層
を残す工程、 開口部および絶縁膜上に、蒸着によって配線用導電層を
形成する工程、 を備えている。
［作用］
この発明では、開口部の側面にテーパー状の導電層が残
された状態で配線用導電層を蒸着するようにしている。
された状態で配線用導電層を蒸着するようにしている。
したがって、配線用導電層が、このテーパーに沿って確
実に被着される。
実に被着される。
また、異方性エツチングを用いているので、開口部の面
積を小さく抑えることができる。
積を小さく抑えることができる。
さらに、熱処理を行っていないので、オートドープ等が
生じない。
生じない。
［実施例］
この発明の一実施例による半導体装置の製造方法を第１
図Ａ、Ｂ、Ｃ，Ｄに示す。ここでは、半導体基板２の表
面に、導電領域（ソース、ドレイン等）４が形成されて
おり、それらの上部に、絶縁膜であるＳｉＯ□膜６、燐
ガラス層８が形成されているものとする。この導電領域
４に配線を施すものとして説明する。
図Ａ、Ｂ、Ｃ，Ｄに示す。ここでは、半導体基板２の表
面に、導電領域（ソース、ドレイン等）４が形成されて
おり、それらの上部に、絶縁膜であるＳｉＯ□膜６、燐
ガラス層８が形成されているものとする。この導電領域
４に配線を施すものとして説明する。
まず、燐ガラス層８の表面に、フォトレジストｌＯを塗
布して、コンタクトホールのパターンを形成する。次に
、第１図Ａに示すように、このフォトレジストｌＯをマ
スクにして、燐ガラス層８．５ｉＯ８膜６のエツチング
を行い、開口部６を形成する。
布して、コンタクトホールのパターンを形成する。次に
、第１図Ａに示すように、このフォトレジストｌＯをマ
スクにして、燐ガラス層８．５ｉＯ８膜６のエツチング
を行い、開口部６を形成する。
このエツチングは、異方性エツチングにより行う。
フォトレジストｌＯを除去した後、アルミニウムを蒸着
して、導電層１２を形成する。この状態を示したのが第
１図Ｂである。この導電層１２の厚さとしては、１μｍ
程度である。
して、導電層１２を形成する。この状態を示したのが第
１図Ｂである。この導電層１２の厚さとしては、１μｍ
程度である。
次に、導電層１２をＲＩＨによって異方性エツチングを
行う。これにより、第１図Ｃに示すように、開口部９の
側壁部の４みに、導電層１２を残留させる。
行う。これにより、第１図Ｃに示すように、開口部９の
側壁部の４みに、導電層１２を残留させる。
この後、再び、アルミニウムを蒸着して、配線用導電層
１４をその上に形成する（第１図り参照）。
１４をその上に形成する（第１図り参照）。
この時、開口部９内では、その側面が導電層１２によっ
てテーパー状となっているので、アルミニウムが確実に
連続して被着し、十分なカバレジが確保できる。
てテーパー状となっているので、アルミニウムが確実に
連続して被着し、十分なカバレジが確保できる。
なお、上記実施例では配線用導電層１４としてアルミニ
ウムを用いたが、その他の導電性金属を用いてもよい。
ウムを用いたが、その他の導電性金属を用いてもよい。
［発明の効果］
この発明に係る半導体装置の製造方法では、開口部側面
にテーパー状の導電層が残された状態で配線用導電層を
蒸着するようにしている。したがって、このテーパーに
沿って配線用導電層が確実に被着され、カバレジが十分
に確保される。
にテーパー状の導電層が残された状態で配線用導電層を
蒸着するようにしている。したがって、このテーパーに
沿って配線用導電層が確実に被着され、カバレジが十分
に確保される。
また、開口形成および開口部側壁への導電層残留を異方
性エツチングによって行うので、開口部の面積を小さく
抑えることができ、１μｍ程度の微細コンタクトも形成
可能となる。
性エツチングによって行うので、開口部の面積を小さく
抑えることができ、１μｍ程度の微細コンタクトも形成
可能となる。
さらに、熱処理を行っていないので、オートドープ等の
問題を生じることがない。
問題を生じることがない。
第１図ＡないしＤは、この発明の一実施例による半導体
装置の製造工程を示す断面図である。 ２・・・半導体基板 ６・・・５ｉｎ２膜 ８・・・燐ガラス層 ９・・・開口部 １０・・・フォトレジスト １２・・・導電層 １４・・・配線用導電層
装置の製造工程を示す断面図である。 ２・・・半導体基板 ６・・・５ｉｎ２膜 ８・・・燐ガラス層 ９・・・開口部 １０・・・フォトレジスト １２・・・導電層 １４・・・配線用導電層
Claims (1)
- （１）半導体基板表面の絶縁膜に、異方性エッチングに
よって開口部を形成する工程、 開口部および絶縁膜上に、蒸着によって導電層を形成す
る工程、 異方性エッチングを行い、開口部側壁付近のみに導電層
を残す工程、 開口部および絶縁膜上に、蒸着によって配線用導電層を
形成する工程、 を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005567A JP2701239B2 (ja) | 1989-01-11 | 1989-01-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005567A JP2701239B2 (ja) | 1989-01-11 | 1989-01-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02185024A true JPH02185024A (ja) | 1990-07-19 |
| JP2701239B2 JP2701239B2 (ja) | 1998-01-21 |
Family
ID=11614790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005567A Expired - Fee Related JP2701239B2 (ja) | 1989-01-11 | 1989-01-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701239B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893255A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60224218A (ja) * | 1984-04-20 | 1985-11-08 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-01-11 JP JP1005567A patent/JP2701239B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893255A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60224218A (ja) * | 1984-04-20 | 1985-11-08 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2701239B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63258021A (ja) | 接続孔の形成方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| US5490901A (en) | Method for forming a contact hole in a semiconductor device | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH02185024A (ja) | 半導体装置の製造方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2659980B2 (ja) | 半導体装置の製造方法 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| JPH0435048A (ja) | 半導体装置の多層配線形成方法 | |
| JPH01110727A (ja) | 半導体装置の製造方法 | |
| JPS6161545B2 (ja) | ||
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| JPH05259132A (ja) | 半導体装置の製造方法 | |
| JPH0249017B2 (ja) | ||
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPS6167245A (ja) | 半導体装置及びその製造方法 | |
| JPH05226278A (ja) | 半導体装置の製造方法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 | |
| JPH02137225A (ja) | 半導体装置の製造方法 | |
| JPS61292916A (ja) | コンタクト孔形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |