JPH02192101A - 抵抗アレー - Google Patents
抵抗アレーInfo
- Publication number
- JPH02192101A JPH02192101A JP1114089A JP1114089A JPH02192101A JP H02192101 A JPH02192101 A JP H02192101A JP 1114089 A JP1114089 A JP 1114089A JP 1114089 A JP1114089 A JP 1114089A JP H02192101 A JPH02192101 A JP H02192101A
- Authority
- JP
- Japan
- Prior art keywords
- board
- connection point
- resistance value
- resistor array
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、タンタル薄膜基板や厚膜基板などのサブ基
板を用いたハイブリッドＩＣに好適な抵抗アレーに関す
るものである。
板を用いたハイブリッドＩＣに好適な抵抗アレーに関す
るものである。
抵抗値の異なる２つの抵抗を得るにあたって、従来では
第５図に示されているように、例えばタンタル薄膜基板
１上に４つの接続点ａ −ｄを四角形の各頂点位置に配
置し、その内の例えば接続点ａと５間に抵抗値Ａを有す
る抵抗パターンＲＡを形成するとともに、接続点すと０
間に抵抗値Ｂを有する抵抗パターンＲＢを形成するする
ようにしている。なお、残された接続点ｄは相手方基板
（メイン基板）に対する単なる機械的接続点とされる。
第５図に示されているように、例えばタンタル薄膜基板
１上に４つの接続点ａ −ｄを四角形の各頂点位置に配
置し、その内の例えば接続点ａと５間に抵抗値Ａを有す
る抵抗パターンＲＡを形成するとともに、接続点すと０
間に抵抗値Ｂを有する抵抗パターンＲＢを形成するする
ようにしている。なお、残された接続点ｄは相手方基板
（メイン基板）に対する単なる機械的接続点とされる。
しかしながら、これによると電気的に見て、各接続点の
配置が非対称であるため、メイン基板に実装するに際し
、その方向性を見極める必要がある。また、これが原因
でテーピング化が困難とされていた。
配置が非対称であるため、メイン基板に実装するに際し
、その方向性を見極める必要がある。また、これが原因
でテーピング化が困難とされていた。
［課題を解決するための手段〕
上記課題を解決するため、この第１の発明においては、
２つの異なる抵抗値Ａ、Ｂ（Ａ）Ｂ）を出力し得る抵抗
アレーにおいて、基板上に相手方基板に対する４つの接
続点を四角形の各頂点位置に配置し、選ばれた対向する
二辺の両端に位置する各接続点間に、それぞれ抵抗値Ｂ
を有する第１抵抗パターンを形成するとともに、一方の
対角線上に位置する接続点間に、Ａ−Ｂなる抵抗値を有
する第２抵抗パターンを形成するようにしている。
２つの異なる抵抗値Ａ、Ｂ（Ａ）Ｂ）を出力し得る抵抗
アレーにおいて、基板上に相手方基板に対する４つの接
続点を四角形の各頂点位置に配置し、選ばれた対向する
二辺の両端に位置する各接続点間に、それぞれ抵抗値Ｂ
を有する第１抵抗パターンを形成するとともに、一方の
対角線上に位置する接続点間に、Ａ−Ｂなる抵抗値を有
する第２抵抗パターンを形成するようにしている。
この場合において、対角線上に位置する接続点の一方は
、相手方基板に対する機械的接続点とされる。
、相手方基板に対する機械的接続点とされる。
また、第２の発明においては、２つの異なる抵抗値Ａ、
Ｂ（Ａ＞Ｂ）を出力し得る抵抗アレーにおいて、基板上
に相手方基板に対する４つの接続点（第１ないし第４接
続点）を所定の間隔をもって直線上に配列し、第１接続
点と第２接続点との間および第３接続点と第４接続点と
の間に、それぞれ抵抗値Ｂを有する第１抵抗パターンを
形成するとともに、第２接続点と第３接続点との間に、
Ａ−Ｂなる抵抗値を有する第２抵抗パターンを形成する
ようにしている。この場合においても、第２接続点もし
くは第３接続点の一方は、相手方基板に対する機械的接
続点とされる。
Ｂ（Ａ＞Ｂ）を出力し得る抵抗アレーにおいて、基板上
に相手方基板に対する４つの接続点（第１ないし第４接
続点）を所定の間隔をもって直線上に配列し、第１接続
点と第２接続点との間および第３接続点と第４接続点と
の間に、それぞれ抵抗値Ｂを有する第１抵抗パターンを
形成するとともに、第２接続点と第３接続点との間に、
Ａ−Ｂなる抵抗値を有する第２抵抗パターンを形成する
ようにしている。この場合においても、第２接続点もし
くは第３接続点の一方は、相手方基板に対する機械的接
続点とされる。
上記構成によれば、各接続点は電気的に見て点対称とさ
れるため、メイン基板に実装するにあたって、その方向
性は問題とならない。
れるため、メイン基板に実装するにあたって、その方向
性は問題とならない。
＝３−
〔実 施 例〕
以下、この発明の実施例を第１図ないし第４図を参照し
ながら詳細に説明する。
ながら詳細に説明する。
例えば、１０にΩと９にΩの抵抗を得る場合について説
明すると、この抵抗アレーにおいては、大きい方の抵抗
を９にΩと１にΩとに分け、第２図の等価回路に示され
ているように、接続点ａ−９にΩ−接続点ｂ−１にΩ−
接続点ｃ−９にΩ−接続点ｄと直列に接続する。したが
って、これによれば接続点８０間より１０にΩの抵抗値
が得られ、接続点ｃｄ間より９にΩの抵抗値が得られる
ことになる。
明すると、この抵抗アレーにおいては、大きい方の抵抗
を９にΩと１にΩとに分け、第２図の等価回路に示され
ているように、接続点ａ−９にΩ−接続点ｂ−１にΩ−
接続点ｃ−９にΩ−接続点ｄと直列に接続する。したが
って、これによれば接続点８０間より１０にΩの抵抗値
が得られ、接続点ｃｄ間より９にΩの抵抗値が得られる
ことになる。
第１図には先に説明の従来例と同様に４つの接続点ａ
” ｄを四角形の各頂点位置に配置した場合の第１実施
例が示されている。すなわち、この実施例においては、
選ばれた対向する二辺の両端に位置する接続点ａｂ間お
よびｃｄ間の各々に、それぞれ９にΩの第１抵抗パター
ンＲ９，Ｒ９を形成するとともに、一方の対角線上に位
置する例えば接続点ｂｃ間に、抵抗値１にΩの第２抵抗
パターンＲ１を形成するようにしている。この場合にお
いて、対角線上に位置する接続点の一方例えば接続点す
は、相手方基板に対する単なる機械的接続点で、電気的
には接続されない。
” ｄを四角形の各頂点位置に配置した場合の第１実施
例が示されている。すなわち、この実施例においては、
選ばれた対向する二辺の両端に位置する接続点ａｂ間お
よびｃｄ間の各々に、それぞれ９にΩの第１抵抗パター
ンＲ９，Ｒ９を形成するとともに、一方の対角線上に位
置する例えば接続点ｂｃ間に、抵抗値１にΩの第２抵抗
パターンＲ１を形成するようにしている。この場合にお
いて、対角線上に位置する接続点の一方例えば接続点す
は、相手方基板に対する単なる機械的接続点で、電気的
には接続されない。
上記構成によれば、各接続点ａ −ｄが電気的に点対称
となるため、第３図に示されているように、１８０度回
転させても電気的接続は同一となる。
となるため、第３図に示されているように、１８０度回
転させても電気的接続は同一となる。
別の実施例が示されている第３図においては、各接続点
ａ ” ｄを所定の間隔をもって直線上に配置し、その
接続点ａｂ間およびｃｄ間に９にΩの第１抵抗パターン
Ｒ９，Ｒ９を形成するとともに、接続点ｂｅ間に抵抗値
１にΩの第２抵抗パターンＲ１を形成するようにしてい
る。この場合においても、接続点ｂｃのうちのいずれか
一方は、相手方基板に対する単なる機械的接続点で、電
気的には接続されない。このようにしても、上記実施例
と同様、１８０度回転させても電気的接続は同一となる
。
ａ ” ｄを所定の間隔をもって直線上に配置し、その
接続点ａｂ間およびｃｄ間に９にΩの第１抵抗パターン
Ｒ９，Ｒ９を形成するとともに、接続点ｂｅ間に抵抗値
１にΩの第２抵抗パターンＲ１を形成するようにしてい
る。この場合においても、接続点ｂｃのうちのいずれか
一方は、相手方基板に対する単なる機械的接続点で、電
気的には接続されない。このようにしても、上記実施例
と同様、１８０度回転させても電気的接続は同一となる
。
以上説明したように、この発明によれば、相手方基板に
実装するにあたって、その取付は方向性が問題とならず
、また、テーピング化が可能である抵抗アレーが提供さ
れる。
実装するにあたって、その取付は方向性が問題とならず
、また、テーピング化が可能である抵抗アレーが提供さ
れる。
第１図はこの発明の第１実施例を示した平面図、第２図
は同実施例の等価回路図、第３図は第１図の抵抗アレー
を１８０度回転させた状態の平面図、第４図は別の実施
例を示した平面図、第５図は従来例を示した平面図であ
る。 図中、１は基板、Ｒ９，Ｒ１は抵抗パターン、ａ〜ｄは
接続点である。
は同実施例の等価回路図、第３図は第１図の抵抗アレー
を１８０度回転させた状態の平面図、第４図は別の実施
例を示した平面図、第５図は従来例を示した平面図であ
る。 図中、１は基板、Ｒ９，Ｒ１は抵抗パターン、ａ〜ｄは
接続点である。
Claims (4)
- （１）２つの異なる抵抗値Ａ，Ｂ（Ａ＞Ｂ）を出力し得
る抵抗アレーにおいて、 基板上に相手方基板に対する４つの接続点を四角形の各
頂点位置に配置し、選ばれた対向する二辺の両端に位置
する各接続点間に、それぞれ抵抗値Ｂを有する第１抵抗
パターンを形成するとともに、一方の対角線上に位置す
る接続点間に、Ａ−Ｂなる抵抗値を有する第２抵抗パタ
ーンを形成したことを特徴とする抵抗アレー。 - （２）上記対角線上に位置する接続点の一方は、相手方
基板に対する機械的接続点とされる請求項１記載の抵抗
アレー。 - （３）２つの異なる抵抗値Ａ，Ｂ（Ａ＞Ｂ）を出力し得
る抵抗アレーにおいて、 基板上に相手方基板に対する４つの接続点（第１ないし
第４接続点）を所定の間隔をもって直線上に配列し、第
１接続点と第２接続点との間および第３接続点と第４接
続点との間に、それぞれ抵抗値Ｂを有する第１抵抗パタ
ーンを形成するとともに、第２接続点と第３接続点との
間に、Ａ−Ｂなる抵抗値を有する第２抵抗パターンを形
成したことを特徴とする抵抗アレー。 - （４）第２接続点もしくは第３接続点の一方は、相手方
基板に対する機械的接続点とされる請求項３記載の抵抗
アレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114089A JPH0682569B2 (ja) | 1989-01-20 | 1989-01-20 | 抵抗アレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114089A JPH0682569B2 (ja) | 1989-01-20 | 1989-01-20 | 抵抗アレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02192101A true JPH02192101A (ja) | 1990-07-27 |
| JPH0682569B2 JPH0682569B2 (ja) | 1994-10-19 |
Family
ID=11769714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1114089A Expired - Fee Related JPH0682569B2 (ja) | 1989-01-20 | 1989-01-20 | 抵抗アレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682569B2 (ja) |
-
1989
- 1989-01-20 JP JP1114089A patent/JPH0682569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682569B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418455A (en) | Magnetic position detector having a magnetic sensor element and a circuit board having a selectively changeable wiring pattern | |
| JPS60136391A (ja) | 回路基板 | |
| US4924289A (en) | Air bridge wiring for semiconductor devices | |
| JPH02192101A (ja) | 抵抗アレー | |
| JP2586599Y2 (ja) | インピーダンス素子 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JPS5994446A (ja) | トランジスタ端子の実装方法 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPH0733182Y2 (ja) | 磁気センサ | |
| JPH09326540A (ja) | 抵抗パターンを有する電子回路基板 | |
| Lessor et al. | Film circuit panel for space guidance computers | |
| JPS59180460U (ja) | 回路基板装置 | |
| JPS62120001A (ja) | 抵抗器 | |
| JPH0719164Y2 (ja) | Ｉｃの端子構造 | |
| JPS62217627A (ja) | 半導体素子の探針装置 | |
| JPS6145957B2 (ja) | ||
| JPS58202503A (ja) | 厚膜抵抗体の製造方法 | |
| JPH04352382A (ja) | 抵抗付中継台を有したハイブリッドｉｃ | |
| JPH02106861U (ja) | ||
| JPH02290027A (ja) | 半導体装置 | |
| JPH01145888A (ja) | 印刷配線板 | |
| JPH0745408A (ja) | 複合抵抗器 | |
| JPH03141692A (ja) | 回路基板装置の製造方法 | |
| JPS5999478U (ja) | 多層回路板の配線構造 | |
| JPH0555400A (ja) | 半導体集積回路用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |