JPH0682569B2 - 抵抗アレー - Google Patents
抵抗アレーInfo
- Publication number
- JPH0682569B2 JPH0682569B2 JP1114089A JP1114089A JPH0682569B2 JP H0682569 B2 JPH0682569 B2 JP H0682569B2 JP 1114089 A JP1114089 A JP 1114089A JP 1114089 A JP1114089 A JP 1114089A JP H0682569 B2 JPH0682569 B2 JP H0682569B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- connection point
- connection
- connection points
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Adjustable Resistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、タンタル薄膜基板や厚膜基板などのサブ基
板を用いたハイブリッドICに好適な抵抗アレーに関する
ものである。
板を用いたハイブリッドICに好適な抵抗アレーに関する
ものである。
〔従来の技術〕 抵抗値の異なる２つの抵抗を得るにあたって、従来では
第５図に示されているように、例えばタンタル薄膜基板
１上に４つの接続点ａ〜ｄを四角形の各頂点位置に配置
し、その内の例えば接続点ａとｂ間に抵抗値Ａを有する
抵抗パターンRAを形成するとともに、接続点ｂとｃ間に
抵抗値Ｂを有する抵抗パターンRBを形成するするように
している。なお、残された接続点ｄは相手方基板（メイ
ン基板）に対する単なる機械的接続点とされる。
第５図に示されているように、例えばタンタル薄膜基板
１上に４つの接続点ａ〜ｄを四角形の各頂点位置に配置
し、その内の例えば接続点ａとｂ間に抵抗値Ａを有する
抵抗パターンRAを形成するとともに、接続点ｂとｃ間に
抵抗値Ｂを有する抵抗パターンRBを形成するするように
している。なお、残された接続点ｄは相手方基板（メイ
ン基板）に対する単なる機械的接続点とされる。
しかしながら、これによると電気的に見て、各接続点の
配置が非対称であるため、メイン基板に実装するに際
し、その方向性を見極める必要がある。また、これが原
因でテーピング化が困難とされていた。
配置が非対称であるため、メイン基板に実装するに際
し、その方向性を見極める必要がある。また、これが原
因でテーピング化が困難とされていた。
上記課題を解決するため、この第１の発明においては、
２つの異なる抵抗値A,B（Ａ＞Ｂ）を出力し得る抵抗ア
レーにおいて、基板上に相手方基板に対する４つの接続
点を四角形の各頂点位置に配置し、選ばれた対向する二
辺の両端に位置する各接続点間に、それぞれ抵抗値Ｂを
有する第１抵抗パターンを形成するとともに、一方の対
角線上に位置する接続点間に、Ａ−Ｂなる抵抗値を有す
る第２抵抗パターンを形成するようにしている。この場
合において、対角線上に位置する接続点の一方は、相手
方基板に対する機械的接続点とされる。
２つの異なる抵抗値A,B（Ａ＞Ｂ）を出力し得る抵抗ア
レーにおいて、基板上に相手方基板に対する４つの接続
点を四角形の各頂点位置に配置し、選ばれた対向する二
辺の両端に位置する各接続点間に、それぞれ抵抗値Ｂを
有する第１抵抗パターンを形成するとともに、一方の対
角線上に位置する接続点間に、Ａ−Ｂなる抵抗値を有す
る第２抵抗パターンを形成するようにしている。この場
合において、対角線上に位置する接続点の一方は、相手
方基板に対する機械的接続点とされる。
また、第２の発明においては、２つの異なる抵抗値A,B
（Ａ＞Ｂ）を出力し得る抵抗アレーにおいて、基板上に
相手方基板に対する４つの接続点（第１ないし第４接続
点）を所定の間隔をもって直線上に配列し、第１接続点
と第２接続点との間および第３接続点と第４接続点との
間に、それぞれ抵抗値Ｂを有する第１抵抗パターンを形
成するとともに、第２接続点と第３接続点との間に、Ａ
−Ｂなる抵抗値を有する第２抵抗パターンを形成するよ
うにしている。この場合においても、第２接続点もしく
は第３接続点の一方は、相手方基板に対する機械的接続
点とされる。
（Ａ＞Ｂ）を出力し得る抵抗アレーにおいて、基板上に
相手方基板に対する４つの接続点（第１ないし第４接続
点）を所定の間隔をもって直線上に配列し、第１接続点
と第２接続点との間および第３接続点と第４接続点との
間に、それぞれ抵抗値Ｂを有する第１抵抗パターンを形
成するとともに、第２接続点と第３接続点との間に、Ａ
−Ｂなる抵抗値を有する第２抵抗パターンを形成するよ
うにしている。この場合においても、第２接続点もしく
は第３接続点の一方は、相手方基板に対する機械的接続
点とされる。
上記構成によれば、各接続点は電気的に見て点対称とさ
れるため、メイン基板に実装するにあたって、その方向
性は問題とならない。
れるため、メイン基板に実装するにあたって、その方向
性は問題とならない。
以下、この発明の実施例を第１図ないし第４図を参照し
ながら詳細に説明する。
ながら詳細に説明する。
例えば、10kΩと9kΩの抵抗を得る場合について説明す
ると、この抵抗アレーにおいては、大きい方の抵抗を9k
Ωと1kΩとに分け、第２図の等価回路に示されているよ
うに、接続点ａ−9kΩ−接続点ｂ−1kΩ−接続点ｃ−9k
Ω−接続点ｄと直列に接続する。したがって、これによ
れば接続点ac間より10kΩの抵抗値が得られ、接続点cd
間より9kΩの抵抗値が得られることになる。
ると、この抵抗アレーにおいては、大きい方の抵抗を9k
Ωと1kΩとに分け、第２図の等価回路に示されているよ
うに、接続点ａ−9kΩ−接続点ｂ−1kΩ−接続点ｃ−9k
Ω−接続点ｄと直列に接続する。したがって、これによ
れば接続点ac間より10kΩの抵抗値が得られ、接続点cd
間より9kΩの抵抗値が得られることになる。
第１図には先に説明の従来例と同様に４つの接続点ａ〜
ｄを四角形の各頂点位置に配置した場合の第１実施例が
示されている。すなわち、この実施例においては、選ば
れた対向する二辺の両端に位置する接続点ab間およびcd
間の各々に、それぞれ9kΩの第１抵抗パターンR9,R9を
形成するとともに、一方の対角線上に位置する例えば接
続点bc間に、抵抗値1kΩの第２抵抗パターンR1を形成す
るようにしている。この場合において、対角線上に位置
する接続点の一方例えば接続点ｂは、相手方基板に対す
る単なる機械的接続点で、電気的には接続されない。
ｄを四角形の各頂点位置に配置した場合の第１実施例が
示されている。すなわち、この実施例においては、選ば
れた対向する二辺の両端に位置する接続点ab間およびcd
間の各々に、それぞれ9kΩの第１抵抗パターンR9,R9を
形成するとともに、一方の対角線上に位置する例えば接
続点bc間に、抵抗値1kΩの第２抵抗パターンR1を形成す
るようにしている。この場合において、対角線上に位置
する接続点の一方例えば接続点ｂは、相手方基板に対す
る単なる機械的接続点で、電気的には接続されない。
上記構成によれば、各接続点ａ〜ｄが電気的に点対称と
なるため、第３図に示されているように、180度回転さ
せても電気的接続は同一となる。
なるため、第３図に示されているように、180度回転さ
せても電気的接続は同一となる。
別の実施例が示されている第３図においては、各接続点
ａ〜ｄを所定の間隔をもって直線上に配置し、その接続
点ab間およびcd間に9kΩの第１抵抗パターンR9,R9を形
成するとともに、接続点bc間に抵抗値1kΩの第２抵抗パ
ターンR1を形成するようにしている。この場合において
も、接続点bcのうちのいずれか一方は、相手方基板に対
する単なる機械的接続点で、電気的には接続されない。
このようにしても、上記実施例と同様、180度回転させ
ても電気的接続は同一となる。
ａ〜ｄを所定の間隔をもって直線上に配置し、その接続
点ab間およびcd間に9kΩの第１抵抗パターンR9,R9を形
成するとともに、接続点bc間に抵抗値1kΩの第２抵抗パ
ターンR1を形成するようにしている。この場合において
も、接続点bcのうちのいずれか一方は、相手方基板に対
する単なる機械的接続点で、電気的には接続されない。
このようにしても、上記実施例と同様、180度回転させ
ても電気的接続は同一となる。
以上説明したように、この発明によれば、相手方基板に
実装するにあたって、その取付け方向性が問題となら
ず、また、テーピング化が可能である抵抗アレーが提供
される。
実装するにあたって、その取付け方向性が問題となら
ず、また、テーピング化が可能である抵抗アレーが提供
される。
第１図はこの発明の第１実施例を示した平面図、第２図
は同実施例の等価回路図、第３図は第１図の抵抗アレー
を180度回転させた状態の平面図、第４図は別の実施例
を示した平面図、第５図は従来例を示した平面図であ
る。 図中、１は基板、R9,R1は抵抗パターン、ａ〜ｄは接続
点である。
は同実施例の等価回路図、第３図は第１図の抵抗アレー
を180度回転させた状態の平面図、第４図は別の実施例
を示した平面図、第５図は従来例を示した平面図であ
る。 図中、１は基板、R9,R1は抵抗パターン、ａ〜ｄは接続
点である。
Claims (4)
- 【請求項１】２つの異なる抵抗値A,B（Ａ＞Ｂ）を出力
し得る抵抗アレーにおいて、 基板上に相手方基板に対する４つの接続点を四角形の各
頂点位置に配置し、選ばれた対向する二辺の両端に位置
する各接続点間に、それぞれ抵抗値Ｂを有する第１抵抗
パターンを形成するとともに、一方の対角線上に位置す
る接続点間に、Ａ−Ｂなる抵抗値を有する第２抵抗パタ
ーンを形成したことを特徴とする抵抗アレー。 - 【請求項２】上記対角線上に位置する接続点の一方は、
相手方基板に対する機械的接続点とされる請求項１記載
の抵抗アレー。 - 【請求項３】２つの異なる抵抗値A,B（Ａ＞Ｂ）を出力
し得る抵抗アレーにおいて、 基板上に相手方基板に対する４つの接続点（第１ないし
第４接続点）を所定の間隔をもって直線上に配列し、第
１接続点と第２接続点との間および第３接続点と第４接
続点との間に、それぞれ抵抗値Ｂを有する第１抵抗パタ
ーンを形成するとともに、第２接続点と第３接続点との
間に、Ａ−Ｂなる抵抗値を有する第２抵抗パターンを形
成したことを特徴とする抵抗アレー。 - 【請求項４】第２接続点もしくは第３接続点の一方は、
相手方基板に対する機械的接続点とされる請求項３記載
の抵抗アレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114089A JPH0682569B2 (ja) | 1989-01-20 | 1989-01-20 | 抵抗アレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1114089A JPH0682569B2 (ja) | 1989-01-20 | 1989-01-20 | 抵抗アレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02192101A JPH02192101A (ja) | 1990-07-27 |
| JPH0682569B2 true JPH0682569B2 (ja) | 1994-10-19 |
Family
ID=11769714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1114089A Expired - Fee Related JPH0682569B2 (ja) | 1989-01-20 | 1989-01-20 | 抵抗アレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682569B2 (ja) |
-
1989
- 1989-01-20 JP JP1114089A patent/JPH0682569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02192101A (ja) | 1990-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682569B2 (ja) | 抵抗アレー | |
| JPS62155585A (ja) | 電子機器 | |
| JPH0237814A (ja) | 遅延素子及びその製造方法 | |
| JPH0831477A (ja) | Ｆｐｃ基板、及び該ｆｐｃ基板と基板の接続装置 | |
| JPH0660949A (ja) | コンタクト・コネクタ | |
| JPH09326540A (ja) | 抵抗パターンを有する電子回路基板 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPH0733182Y2 (ja) | 磁気センサ | |
| JPS5939419Y2 (ja) | ジヤンパユニツト | |
| JPS5936873Y2 (ja) | 多極コネクタ | |
| JPH0719164Y2 (ja) | Ｉｃの端子構造 | |
| JPH0547598A (ja) | Ｃｒアレイ | |
| JPS5994446A (ja) | トランジスタ端子の実装方法 | |
| JPH03256391A (ja) | 印刷配線基板 | |
| JPS63168074A (ja) | 電子回路基板の抵抗形成方法 | |
| JPH0512138U (ja) | サーマルヘツド | |
| JPS5999478U (ja) | 多層回路板の配線構造 | |
| JPH0223590A (ja) | 磁気バブルメモリ素子の実装方法 | |
| JPH0745408A (ja) | 複合抵抗器 | |
| JPS62263617A (ja) | インダクタ | |
| JPH04256304A (ja) | 有極性電子部品 | |
| JPH0245671U (ja) | ||
| JP2002352882A (ja) | 表面実装コネクタの実装方法 | |
| JP2000164995A (ja) | プリント基板 | |
| JPH01316905A (ja) | 混成集積回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20071019 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20081019 |
|
| LAPS | Cancellation because of no payment of annual fees |