JPH0555400A - 半導体集積回路用基板 - Google Patents
半導体集積回路用基板Info
- Publication number
- JPH0555400A JPH0555400A JP24031891A JP24031891A JPH0555400A JP H0555400 A JPH0555400 A JP H0555400A JP 24031891 A JP24031891 A JP 24031891A JP 24031891 A JP24031891 A JP 24031891A JP H0555400 A JPH0555400 A JP H0555400A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- semiconductor integrated
- holes
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路用基板の汎用化を図り、基板
の設計、制作及び管理の簡略化を可能とする。 【構成】 絶縁性材料で構成される基板１の外周縁に複
数個の外部電極部２を有し、かつその表面に各外部電極
部２にそれぞれ接続される複数本の導体パターン３を有
する半導体集積回路用基板において、導体パターンの中
間の少なくとも１箇所にスルーホール４Ａ，４Ｂを形成
し、かつ各導体パターンのそれぞれ対応するスルーホー
ルをつなぐ線５Ａ，５Ｂに沿って基板を切断可能に構成
する。
の設計、制作及び管理の簡略化を可能とする。 【構成】 絶縁性材料で構成される基板１の外周縁に複
数個の外部電極部２を有し、かつその表面に各外部電極
部２にそれぞれ接続される複数本の導体パターン３を有
する半導体集積回路用基板において、導体パターンの中
間の少なくとも１箇所にスルーホール４Ａ，４Ｂを形成
し、かつ各導体パターンのそれぞれ対応するスルーホー
ルをつなぐ線５Ａ，５Ｂに沿って基板を切断可能に構成
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子チップを搭載
して半導体集積回路装置を構成するための集積回路用基
板に関し、特に汎用性を高めた半導体集積回路用基板に
関する。
して半導体集積回路装置を構成するための集積回路用基
板に関し、特に汎用性を高めた半導体集積回路用基板に
関する。
【０００２】
【従来の技術】従来、この種の基板は、図３に一例を示
すように、樹脂等の絶縁板を所要の形状、寸法に形成し
た基板２１の周囲に多数個の外部電極部２２を形成し、
かつ基板の表面にはこれら外部電極部２２から基板２１
の中央部に向かって延びる導体パターン２３を形成した
構成となっている。そして、基板２１の中央部に搭載し
た半導体素子チップ１１と導体パターン２３とを例えば
ボンディングワイヤ１２で電気接続し、かつこれらを樹
脂等で封止して半導体集積回路装置を構成している。
すように、樹脂等の絶縁板を所要の形状、寸法に形成し
た基板２１の周囲に多数個の外部電極部２２を形成し、
かつ基板の表面にはこれら外部電極部２２から基板２１
の中央部に向かって延びる導体パターン２３を形成した
構成となっている。そして、基板２１の中央部に搭載し
た半導体素子チップ１１と導体パターン２３とを例えば
ボンディングワイヤ１２で電気接続し、かつこれらを樹
脂等で封止して半導体集積回路装置を構成している。
【０００３】
【発明が解決しようとする課題】このような従来の半導
体集積回路用基板は、搭載する半導体素子チップの大き
さやその端子数に応じて予め基板１１の外形状や外形寸
法が設計され、各半導体素子チップに専用の基板として
構成されている。このため、半導体素子チップの種類に
応じて基板を設計、制作する必要があり、そのための費
用、工数が極めて多くなり、かつその管理が煩雑になる
という問題がある。本発明の目的は、基板の汎用化を図
り、基板の設計、制作及び管理の簡略化を可能とした半
導体集積回路用基板を提供することにある。
体集積回路用基板は、搭載する半導体素子チップの大き
さやその端子数に応じて予め基板１１の外形状や外形寸
法が設計され、各半導体素子チップに専用の基板として
構成されている。このため、半導体素子チップの種類に
応じて基板を設計、制作する必要があり、そのための費
用、工数が極めて多くなり、かつその管理が煩雑になる
という問題がある。本発明の目的は、基板の汎用化を図
り、基板の設計、制作及び管理の簡略化を可能とした半
導体集積回路用基板を提供することにある。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
用基板は、絶縁性材料で形成された基板に設けた複数本
の導体パターンの中間の少なくとも１箇所にスルーホー
ルを形成し、かつ各導体パターンのそれぞれ対応するス
ルーホールを結ぶ線に沿って基板を切断可能に構成す
る。この場合、スルーホールを結ぶ線は基板外形と相似
形となる位置に配設することが好ましい。
用基板は、絶縁性材料で形成された基板に設けた複数本
の導体パターンの中間の少なくとも１箇所にスルーホー
ルを形成し、かつ各導体パターンのそれぞれ対応するス
ルーホールを結ぶ線に沿って基板を切断可能に構成す
る。この場合、スルーホールを結ぶ線は基板外形と相似
形となる位置に配設することが好ましい。
【０００５】
【作用】本発明によれば、スルーホールに沿って基板を
切断することで、任意の大きさの基板が形成でき、形成
された基板ではスルーホールが外部電極部として構成さ
れる。
切断することで、任意の大きさの基板が形成でき、形成
された基板ではスルーホールが外部電極部として構成さ
れる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の平面図である。基板１は
樹脂等の絶縁板を略正方形に形成し、その周縁には多数
個の外部電極部２を配設している。そして、基板１の表
面には、これら外部電極部２に接続されて基板１の中央
部に向けて延長される複数本の導体パターン３を放射状
に形成している。更に、各導体パターン３はその中間の
複数箇所、この実施例では中間２箇所にそれぞれスルー
ホール４Ａ，４Ｂを形成している。
る。図１は本発明の一実施例の平面図である。基板１は
樹脂等の絶縁板を略正方形に形成し、その周縁には多数
個の外部電極部２を配設している。そして、基板１の表
面には、これら外部電極部２に接続されて基板１の中央
部に向けて延長される複数本の導体パターン３を放射状
に形成している。更に、各導体パターン３はその中間の
複数箇所、この実施例では中間２箇所にそれぞれスルー
ホール４Ａ，４Ｂを形成している。
【０００７】ここで、前記スルーホール４は、基板１に
開設した円形の透孔の内面に導体膜を形成した構成であ
ることは言うまでもない。又、前記外部電極部２は、こ
のようなスルーホールを半分に切断したような構成であ
ることは従来と同じである。そして、前記２箇所に設け
たスルーホール４Ａ，４Ｂは、複数本の導体パターン３
のそれぞれに設けたスルーホール４Ａ又は４Ｂをそれぞ
れ結ぶ線５Ａ，５Ｂが正方形となるように配設してい
る。
開設した円形の透孔の内面に導体膜を形成した構成であ
ることは言うまでもない。又、前記外部電極部２は、こ
のようなスルーホールを半分に切断したような構成であ
ることは従来と同じである。そして、前記２箇所に設け
たスルーホール４Ａ，４Ｂは、複数本の導体パターン３
のそれぞれに設けたスルーホール４Ａ又は４Ｂをそれぞ
れ結ぶ線５Ａ，５Ｂが正方形となるように配設してい
る。
【０００８】この構成によれば、基板１の中央部に半導
体素子チップ１１を搭載し、各導体パターン３とをボン
ディングワイヤ１２で電気接続する。そして、これら半
導体素子チップ１１及びボンディングワイヤ１２を樹脂
１３（図２参照）で封止する。これにより、半導体集積
回路装置が構成されるが、必要に応じてスルーホール４
Ａ又は４Ｂを結ぶ線に沿って基板１を切断することによ
り、半導体集積回路装置の外形寸法を任意なものにでき
る。例えば、スルーホール４Ｂに沿って基板１を切断す
ることで、図２に示すように基板１が小型化された半導
体集積回路装置を構成することができる。この場合、ス
ルーホール４Ｂが半導体集積回路装置の外縁となり、そ
れぞれ半分に切断されたスルーホール４Ｂが新たな外部
電極部として構成されることになる。
体素子チップ１１を搭載し、各導体パターン３とをボン
ディングワイヤ１２で電気接続する。そして、これら半
導体素子チップ１１及びボンディングワイヤ１２を樹脂
１３（図２参照）で封止する。これにより、半導体集積
回路装置が構成されるが、必要に応じてスルーホール４
Ａ又は４Ｂを結ぶ線に沿って基板１を切断することによ
り、半導体集積回路装置の外形寸法を任意なものにでき
る。例えば、スルーホール４Ｂに沿って基板１を切断す
ることで、図２に示すように基板１が小型化された半導
体集積回路装置を構成することができる。この場合、ス
ルーホール４Ｂが半導体集積回路装置の外縁となり、そ
れぞれ半分に切断されたスルーホール４Ｂが新たな外部
電極部として構成されることになる。
【０００９】又、半導体素子チップ１１の寸法が大きい
場合には、基板１の中央部に設けた座ぐり線６に沿って
基板１を切削加工して座ぐり部を設けることにより、導
体パターン３の中央部分を若干削除し、大きな寸法の半
導体素子チップを搭載することが可能となる。この場合
には、基板１は切断を行わず、或いはスルーホール４Ａ
に対応した切断線５Ａでの切断を行うことで、図２の半
導体集積回路装置よりも大型の半導体集積回路装置を構
成することができる。
場合には、基板１の中央部に設けた座ぐり線６に沿って
基板１を切削加工して座ぐり部を設けることにより、導
体パターン３の中央部分を若干削除し、大きな寸法の半
導体素子チップを搭載することが可能となる。この場合
には、基板１は切断を行わず、或いはスルーホール４Ａ
に対応した切断線５Ａでの切断を行うことで、図２の半
導体集積回路装置よりも大型の半導体集積回路装置を構
成することができる。
【００１０】
【発明の効果】以上説明したように本発明は、基板に設
けた導体パターンの中間の少なくとも１箇所にスルーホ
ールを形成し、かつこのスルーホールに沿って基板を切
断可能に構成しているので、半導体素子チップの種類に
応じて基板を任意のスルーホール位置で切断すること
で、任意の大きさの半導体集積回路装置を構成すること
ができ、基板の汎用性を高めて設計、制作及び管理の簡
略化を図ることができる。
けた導体パターンの中間の少なくとも１箇所にスルーホ
ールを形成し、かつこのスルーホールに沿って基板を切
断可能に構成しているので、半導体素子チップの種類に
応じて基板を任意のスルーホール位置で切断すること
で、任意の大きさの半導体集積回路装置を構成すること
ができ、基板の汎用性を高めて設計、制作及び管理の簡
略化を図ることができる。
【図１】本発明の半導体集積回路用基板の一実施例の平
面図である。
面図である。
【図２】図１の基板で形成された半導体集積回路装置の
一例の平面図である。
一例の平面図である。
【図３】従来の半導体集積回路用基板の平面図である。
１ 基板 ２ 外部電極部 ３ 導体パターン ４Ａ，４Ｂ スルーホール ５Ａ，５Ｂ 切断線 ６ 座ぐり線 １１ 半導体素子チップ
Claims (2)
- 【請求項１】 絶縁性材料で構成された基板の外周縁に
複数個の外部電極部を有し、かつその表面に前記各外部
電極部にそれぞれ接続される複数本の導体パターンを有
する半導体集積回路用基板において、前記導体パターン
の中間の少なくとも１箇所にスルーホールを形成し、か
つ各導体パターンのそれぞれ対応するスルーホールを結
ぶ線に沿って基板を切断可能に構成したことを特徴とす
る半導体集積回路用基板。 - 【請求項２】 スルーホールは、スルーホールを結ぶ線
が基板外形と相似形となる位置にそれぞれ配設してなる
請求項１の半導体集積回路用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24031891A JPH0555400A (ja) | 1991-08-28 | 1991-08-28 | 半導体集積回路用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24031891A JPH0555400A (ja) | 1991-08-28 | 1991-08-28 | 半導体集積回路用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555400A true JPH0555400A (ja) | 1993-03-05 |
Family
ID=17057686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24031891A Pending JPH0555400A (ja) | 1991-08-28 | 1991-08-28 | 半導体集積回路用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555400A (ja) |
-
1991
- 1991-08-28 JP JP24031891A patent/JPH0555400A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07111971B2 (ja) | 集積回路装置の製造方法 | |
| EP0148506B1 (en) | Circuit board | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| JP2001307582A (ja) | 押し釦スイッチ | |
| JPH07105461B2 (ja) | 半導体装置用絶縁基板の製造方法およびそのための金属パターン板 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JPH0555400A (ja) | 半導体集積回路用基板 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH05259589A (ja) | 多面取りプリント基板 | |
| JP3957158B2 (ja) | プリント基板 | |
| JPH0917905A (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
| JPH07122831A (ja) | 回路基板及びその製造方法 | |
| JP3554189B2 (ja) | 多数個取りセラミック配線基板 | |
| JPS5849637Y2 (ja) | 厚膜配線板 | |
| JP3264760B2 (ja) | 半導体搭載用連結基板及びパッケージ並びに半導体装置の製造方法 | |
| JP2663757B2 (ja) | 半導体装置，半導体素子用パッケージ及びそれらの製造方法 | |
| JP2840293B2 (ja) | Ｔａｂ用テープ及びこれを用いた半導体装置 | |
| JP4749656B2 (ja) | 半導体デバイスの製造方法及びこの方法により得られる半導体デバイス | |
| JPH05343559A (ja) | 半導体装置用パッケージ | |
| JPS6236314Y2 (ja) | ||
| JPH039541A (ja) | 半導体装置の製造方法 | |
| JPH02226752A (ja) | 電子部品の製造方法 | |
| JPH0488664A (ja) | 絶縁基材を有するリードフレーム | |
| JPH04133454A (ja) | リードフレーム |