JPH02194630A - 二重拡散型ｍｏｓｆｅｔ装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、高耐圧トランジスタとして知られている二
重拡散型ＭＯＳＦＥＴ装置の製造方法に間するものであ
る。

（従来の技術） 半導体装置はその用途に応じた適正な特性が要求され、
例えばプラズマデイスプレィやエレクトロルミネッセン
スデイスプレー用のドライバーＩＣ等であれば耐圧に優
れるトランジスタが必要となる。このような高耐圧トラ
ンジスタの一つとして二重拡散型ＭＯ５ＦＥＴが知られ
ている。そして、この二重拡散型ＭＯ８ＦＥＴ装置の従
１来の製造方法としては、例えば以下に説明するような
方法があった。

蒙ｉΔ裂澁方孟Ω 第３図（Ａ）〜（Ｆ）は、例えば文献（ソリッドステー
トテクノロジ（Ｓｏｌｉｄ　５ｔａｔｅ　ｔｅｃｈｎｏ
ｌｏｃ＋ｙ）（１９８６，１）ｐ、４４）に開示されて
いる二重拡散型ＭＯＳＦε■装置の従来の製造方法（以
下、従来の製造方法■と略称する）の説明に供する工程
図であり、主な工程における装置の１セル部分の様子を
断面図を以って示した工程図である。

この従来の製造方法■によれば、先ず、比抵抗０．００
４Ω・ｃｍ程度のＮ型半導体基板１１上にＬＰＥ法等の
好適な結晶成長技術により比抵抗１〜３Ω・ａｍ程度の
Ｎ型シリコンエピクキシャル層１３が形成される０次い
で、公知のホトリソプラノィ法及びイオン注入法により
Ｎ型エピタキシャル層１３の所定領域に表面不純物濃度
が１０１８ｉｏｎｓ／ｃｍ３で拡散層深さが１ＬＩｍ程
度のＰ＋拡散層１５が形成される（′Ｍ３図（Ａ））。

次に、Ｐ＋拡散層１５を有するＮ型工どタキシャル層１
３上に膜厚が５００λ程度のゲート酸化膜が熱処理によ
り、さらに、膜厚が３０００λ程度のＮ型ポリシリコン
膜がＣＶＤ（化学気相成長）法によりこの順にそれぞれ
形成される（図示せず）９次いで、これらポリシリコシ
膜及びゲート酸化膜が公知のホトリソグラフィ技術及び
エツチング技術により加工され、ゲートポリシリコシパ
タン１９及びゲート酸化膜パタン１７がそれぞれ形成さ
れる（第３図ＣＢ））。

次に、ゲートポリシリコンパタン１９ヲマスクとしてボ
ロン等のＰ型不純物がＮ型エピタキシャル層１３に注入
され、このＮ型エヒクキシャル層１３中に表面不純物濃
度が１０”１ｏｎｓ／ａｍ’で拡散深さが２ｇｍ程度の
ｐ型拡散層２１が形成される。またこのＰ型拡敞層２１
が形成されるときにＰ十数散層１５の不純物がこのＮ型
エピタキシャル層１３中に拡散され拡散深さが３ｕｍ程
度のＰ÷型型数散層１５ａ形成される（第３図（Ｃ））
。

次に、公知のホトリソグラフィ技術により、ｐ型拡散層
２１上の所定部分にレジストバタン２３が形成され、そ
の後、ゲートポリシリコンパタン１９及びレジストバタ
ン２３ヲマスクとしてＰ型拡敞層２１に対し砒素等のＮ
型不純物がイオン打込み等の従来公知の方法により打込
まれ、表面不純物濃度がＩＱＩ！ｌ１ｏｎｓ／ｃｍ３で
拡散層深さが０．５ｕｍ程度のＮ＋型拡敞層２５（ソー
ス領域）が形成される（第３図（Ｄ））。

次にレジストバタン２３を除去し、その後、試料上にＣ
ＶＤ法により厚さが６０００λ程度の酸イヒ膜２７カく
堆積され、次いで、公知のホトリソグラフィ技術及びエ
ツチング技術によりこの酸化ｆ１２７にコンタクトホー
ル２９が形成される（第３図（Ｅ））。

次に、厚さが１μｍ程度のＡ９等の配線金属３１が試料
上に被着され、この配線金ＪＩ３１がコンタクトホール
２９を通してｐ◆型型数散層１５ａびＮ◆型型数散層２
５それぞれ接続される（第３図（Ｆ）”）。

以上の工程により二重拡散型ＭＯ８ＦＥＴ装置が形成さ
れる。この装置においては、シリコン基板１１側がトレ
イン領域になり、電流はＭ３図（Ｆ）にＰで示す経路を
ほぼ流れる。

灸未ａ裂産方羞迎 また、二重拡散型ＭＯ３ＦＥＴの従来の製造方法の他の
例として以下に説明するような方法（以下、従来の製造
方法■と称する）があった、第４図（Ａ）〜（Ｅ）はそ
の説明に供する工程図であり、主な工程における装置の
１セル部分の様子を断面図を以って示した工程図である
。

この従来の製造方法■によれば、先ず、比抵抗０．００
４Ω−ｃｍ程度のＮ型半導体基板４１上（こＬＰＥ　５
去等の好適な結晶成長技術により比抵抗１〜３Ω・ｃｍ
程度で厚さが１０ｕｍ程度のＮ型シ１ノコンエビタキシ
ャル層４３が形成される０次（Ａで、このＮ型エピタキ
シャル層４３表面に熱酸化により膜厚が７５０ｕｍ程度
のゲート酸化膜が、さらにこのゲート酸化膜上にＣＶＤ
法により厚さが４０００λ程度のリンドープのポリシリ
コン層がそれぞれ形成される（図示せず）０次いで公知
のホトリソグラフィ法及びエツチング法により、ポリシ
リコン膜及びゲート酸化膜がそれぞれ加工され、ゲート
ポリシリコンパタン４７及びゲート酸化膜バタン４５が
それぞれ形成される（第４図（Ａ））。

次に、Ｎ型エピタキシャル層４３のゲートポリシリコン
パクン４７及びゲート酸化膜バタン４５から露出する領
域表面にチャネリング防止のためのプロテクト酸化膜４
９が形成される。その後、ゲートポリシリコンパタン４
７ヲマスクとしてイオン注入法によりＮ型エピタキシャ
ル層４３に対しボロン等のＰ型不純物が例えばエネルギ
ー４０ＫｅＶドーズ量１０”１ｏｎｓ／ｃｍ２という条
件で注入され熱処理され、表面不純物濃度が５　ｘ　１
０”１ｏｎｓ’／ｃｍ３で拡散層深さが３μｍの第一の
Ｐ全拡散層５１が形成される０次いで、再びゲートポリ
シリコンパタン４７ヲマスクとしてイオン注入法により
今度は第一のＰ型拡敞層５１に対し砒素等のＮ型不純物
が例えばエネルギー４０にｅＶドーズ量５　ｘ　１０”
１ｏｎｓ／ｃｍ２という条件で注入され熱処理され、拡
散層深さが０．５ｕｍ程度のＮ型拡散層５３（ソース領
域）が形成される（第４図（８））。

次に、この試料上にＮ型拡敞層５３表面の中央部分を露
出する開口部５５ａを有するレジストバタン５５が形成
され、このレジストパタン５６をマスクとしてこのＮ型
拡散層５３に対し、イオン注入法によりボロン等のＰ型
不純物が例えばエネルギー４０にｅＶドーズ量１０Ｉ６
ｉｏｎｓ／ｃｍ２という条件で注入される。その後、レ
ジストバタン５５が除去され熱処理され、拡散層深さが
ｌｕｍの第二のＰ型拡散層５７が形成される（第４図（
Ｃ））。

次に、試料上にＣＶＤ法により厚さが６０００λ程度の
例えばＰＳＧ（Ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ　９
１ａｓｓ）膜５９が堆積される（第４図（Ｄ））。

次に、公知のホトリソグラフィ技術及びエツチング技術
によりこのＰＳＧ　１１５９及びブＯテクト酸化ｓ４９
にコンタクトホール６１が形成され、その後、厚さが２
００００λ程度のＭ等の配線金属６３が試料上に被１さ
れ、この配線、金ａ６３がコンタクトホール６１ヲ通し
て第二のｐ型拡敞層５７及びＮ型拡散層５３にそれぞれ
接続される（第４図（Ｆ））。

以上の工程によっても二重拡散型ＭＯＳＦＥＴ装百が形
成される。この方言においても、シリコン基板４１側が
トレイン領域になり、電流は第４図（Ｅ）にＱで示す経
路をほぼ流れる。

従来の製造方法■及び■では、いずれの場合も、ゲート
ポリシリコンパタン１９（或いは４７）の開口部（第３
図（８）及び第４図（Ａ）にＷで示した９Ｎ域）を通し
て、Ｐ型不純物及びＮ型不純物が続けて拡散されチャネ
ル用拡散層及びソース用拡散層が形成される。そして、
これら拡散層の相対的な深さと、拡散層のゲート酸化膜
バタン１７（或いは４５）の下に侵入する距離とからチ
ャネル長が決定される。

（発明が解決しようとする課題） しかしながら、従来の製造方法■では、第３図（Ｄ）を
用いて説明したＮ＋型型数散層２５形成するときと、第
３図（Ｅ）！用いて説明したコンタクトホール２７ヲ形
成するときに、新たにレジストバタンを形成する必要が
あった。従って、これらレジストバタン形成のためにゲ
ートポリシリコンパタン１９に対しそれぞれマスク合わ
せが必要になり、このため、ゲートポリシリコンパタン
１９のＮ型工どタキシャル層１３ヲ露出する幅Ｗ（第３
図（８）？照）はマスク合わせ余裕を見込んだ寸法にし
なければならず、装置の小型化の大きな妨げになるとい
う問題点があった０例えば−回のマスク合わせに必要な
合わせ余裕ｌＦｒ２　ｕｍとすると、ゲートポリシリコ
ンパタン１９においては１つの開口部（第３図にＷで示
した領域）毎に４ｕｍ以上の合わせ余裕が必要になる。

そして、例えば５０×５０〜＋００×１００個程度の開
口部を有するゲートポリシリコンパクンを用いでいる二
重拡散型ＭＯＳＦＥＴ装置を考えた場合、合わせ余裕の
ために４００００〜１６００００ｕｍ２の面積の増大を
招いてしまう。

一方、従来の製造方法■では、第４図（Ｃ）を用いて説
明した第二のＰ型拡散層５７を形成するときにレジスト
バタン５５ヲ別途に用いていた。従って、レジストバタ
ン５５の形成時において、ゲートポリシリコンパタン１
９に対しマスク合わせが必要ｆこなり、このため、ゲー
トポリシリコンパクン４７及びゲート絶縁膜バタン４５
のＮ型エピタキシャル層４３を露出する幅Ｗ（第４図（
Ａ）９照）はマスク合わせ余裕を見込んだ寸法にしなけ
ればならず、やはり従来製造方法■と同じように装置の
小型化の大きな妨げになるという問題点があった。

この出願は、このような点に鑑みなされたものであり、
従ってこの出願に係る各発明の目的は、上述の問題点を
解決し、装置の小型化を可能とする二重拡散型ＭＯ３Ｆ
ＥＴ装置の製造方法微提供することにある。

（課題を解決するための手段） この目的の達成を図るため、この出願に係る第一〜第三
発明によれば、二重拡散型ＭＯＳＦＥＴ装Ｎを製造する
に当たり、 半導体下地上に絶縁膜、ポリシリコン膜及び耐酸化性膜
をこの順に形成する工程と、 この耐酸化性膜に前述のポリシリコン膜の一部を露出す
る開口部を形成する工程と、 前述の耐酸化性膜の残存部分をマスクとし、前述のポリ
シリコン膜の前述の開口部に対応する部分を選択酸化し
選択酸化膜を形成する工程と、この選択酸化膜及びこの
下側の前述の絶縁腹部分を除去して前述の半導体下地の
一部を露出させると共に、前述の選択酸化膜形成時に生
じるバーズど−ク現象を利用し前述の耐酸化性膜の選択
酸化膜の除去跡の部分を庇状にする工程と、前述の半導
体下地の選択酸化膜及び絶Ｒ膜部分の除去により露出さ
れた領域に拡散層を形成する工程と、 この拡散層に前記耐酸化性膜の庇を用い選択的に、この
拡散層の導電型とは反対導電型の拡散層を形成する工程
と を含むことを特徴としている。

そして、第三発明・においては、半導体下地の前記選択
酸化膜及び絶縁腹部分の除去により露出された領域に第
二導電型の拡散層を形成した後、この第二導電型の拡散
層を含む半導体下地上側に第一導電型の不純物をドープ
した酸化膜を形成し、耐酸化性膜の庇をマスクとし異方
性エツチングによりこの不純物ドープ酸化膜の一部を除
去して前記第二導電型の拡散層表面を露出するコンタク
トホールを形成し、不純物ドープ酸化膜の前記異方性エ
ツチング後に残存する部分からの第一導電型の不純物拡
散により、第二導電型拡散層中に第一導電型拡散層を選
択的に形成することを特徴とする。

また、第三発明によれば、半導体下地の前記選択酸化膜
及び絶縁膜部分の除去により露出された領域に第二導電
型の拡散層を形成した後この第二導電型の拡散層中に第
一導電型の拡散層をざらに形成し、然る後、前記耐酸化
性膜の庇をマスクとしこの第一導電型の拡散層に対し第
二導電型の不純物をトープし前記第二導電型の拡散層に
至る第二の第二導電型拡散層を選択的に形成することを
特徴とする。

（作用） この出願の第一〜第三発明の二重拡散型ＭＯ３ＦＥＴ装
置の製造方法によれば、いずれにおいても、耐酸化性膜
に開口部を設けた後の該耐酸化性膜の残存部分をマスク
としてポリシリコン膜に選択酸化がなされる。ざらにそ
の後、選択酸化で得た選択酸化膜及びこの下側の絶縁膜
部分が除去され半導体下地の一部が露出される。ここで
選択酸化で形成される選択酸化膜はバーズビーク現象に
より耐酸化性膜の下側まで入り込むので、選択酸化膜及
びこの下側の絶Ｒ膜部分を除去して半導体下地の一部を
露出させると、選択酸化膜の除去後に耐酸化性膜の開口
部の縁部分は庇状になる。この庇の大きさは選択酸化条
件により容易に決定出来る。

ざらにこの発明によれば、選択酸化膜及びこの下側の絶
縁膜部分を除去しで露出させた半導体下地部分に拡散層
を形成する。これにより、チャネル領域となる拡散層が
容易（こ得られる。

ざらにこの発明によれば、上述のチャネル領域となる拡
散層中に耐酸化性膜の庇を利用し選択的にソース領域と
なる拡散層が形成されるので、各拡散層を形成する時に
新たなマスクを用いる必要がなくなる。このため、マス
ク合わせが不用になり装置設計においてマスク合わせ余
裕を考慮する必要がなくなるので、その分だけ装置の小
型化が図れる。

耐酸化性膜の庇の具体的な利用法としで、第二発明の製
造方法においでは、耐酸化性膜の庇の下側に第一導電型
不純物を含む酸化膜を残存させこれから第一導電型不純
物をチャネル用の拡散層に拡散させている。この結果、
チャネル用拡散層の庇の下側の部分にソース用拡散層が
セルファライン的に形成される。また、第三発明の製造
方法においては、チャネル用拡散層中にこれとは反対導
電型の拡散層を形成した後この拡散層の耐酸化性膜の開
口部に対応する領域にチャネル用拡散層の導電型と同じ
不純物が選択的に注入されるので、この場合においでも
チャネル用拡散層の耐酸化性膜の庇の下側の部分にソー
ス用拡散層がセルファライン的に形成される。

（実施例） 以下、図面を参照してこの出願に係る第一〜第三発明の
二重拡散型ＭＯＳＦＥＴ装置の製造方法の実施例につき
説明する。なお、第一発明の第−実施例の説明を第二発
明の詳細な説明と共に行ない、第一発明の第二実施例の
説明を第三発明の詳細な説明と共に行なう、また、以下
の説明に用いる各図はこの出願に係る発明が理解出来る
程度に概略的に示しであるにすぎず、従って、図中の各
構成成分の寸法、形状、各構成成分間の寸法比等は概略
的であり、これら発明が図示例に限定されるものではな
いことは理解されたい。

び二　の 先ず、この出願に係る第一発明の第−実施例の説明を第
二発明の実施例と共に説明する。！１図（Ａ）〜（Ｋ）
は、その説明に供する工程図であり、製造工程工程中の
主な工程における二重拡散型ＭＯ５ＦＥＴＯ５ＦＥＴ装
置分の様子を断面図を以って示した工程図である。ここ
で、各図において７１は第一導電型の半導体下地であり
、この実施例の場合これは、Ｎ型シリコン基板７１ａと
、この上に成長させた比抵抗が１〜３Ω・ＣｍのＮ型エ
ピタキシャル層７１ｂとで構成している。

第−及び篤二発明によれば、先ず第１図（Ａ）に示すよ
うに、Ｎ型工どタキシャル層７１ｂ上に、絶縁膜として
の例えばシリコン酸化１！７３、ポリシリコン膜として
のＮ型ポリシリコン膜７５及び耐酸化性膜としての例え
ば窒化膜７７をこの順に形成する。これら膜？３，７５
．７７の形成は、従来公知の方法例えばシリコン酸化［
７３は熱酸化法により、その他の膜はＣＶＤ法により行
なった。また、シリコン酸化膜７３の膜厚は５００λ程
度とし、Ｎ型ポリシリコン膜７５の膜厚は３０００λ程
度とし、窒化膜７７の膜厚は１５００λとした。

次に、第１図（Ｂ）に示すように、公知のホトリソグラ
フィ技術及び工・シチング技術により、窒化膜７７に、
Ｎ型ポリシリコン膜７５の一部を露出する開口部７７ａ
を形成した。

次に、半導体下地７１の開口部？７ａに対応する部分に
第二導電型の不純物をドープする。このことをこの実施
例では、開ロ部？７ａ形成のために用いたレジストバタ
ン（図示せず）をマスクにし、エネルギー１５０にｅＶ
、ドーズｊｌ　１　ｘ　１０”ｔｏｎｓ／ｃｍ２という
条件で第二導電型の不純物としてのボロンをイオン打込
み法によりＮ型エピタキシャル層７１ｂに注入し行なっ
た。第１図（Ｃ）中７９は打込まれたボロンを仮想して
示したものである。

次に、第１図（Ｄ）に示すように、残存している窒化膜
の部分７７ヲマスクとし、Ｎ型ポリシリコン膜７５の開
口部７７ａに対応する部分を選択酸化し選択酸化膜８１
ヲ形成する。この実施例ではこの選択酸化膜８１の形成
を、第１図（Ｃ）に示した状態の試料を１０００℃程度
の温度の水蒸気雰囲気中に４００分程度数置する熱処理
によって行なった。この結果、選択酸化膜８１は、その
厚さが＋ｏｏｏｏλ程度であり窒化膜７７の下側にそれ
ぞれ１５０００λ程度入り込んだものとなった。またＮ
型エピタキシャル層７１ｂにドープされていたボロン７
９は、この選択酸化のための熱処理において、Ｎ型エピ
タキシャル層７１ｂ中に拡散し、この結果、拡散深さが
１ＬＩｍ程度のＰ＋型拡散層８３が得られた。なお、第
１図ＣＤ’）（こおいては、ポリシリコン膜７５を選択
酸化する際に同時に酸化されるシリコン酸化膜７３の一
部及びＮ型エピタキシャル層７１ｂの一部を含めて選択
酸化膜８１として示している。

次に、第１図（Ｅ）に示すよう（こ、選択酸化膜及びこ
の下側の前記絶縁膜部分を除去即ちこの例の場合は選択
酸化膜８１を除去して、前記半導体下地７１の一部を露
出させる。この選択酸化膜８１の除去は例えばフッ酸等
の等方性エツチング液を用いて行なえる。この除去によ
り、窒化膜７７はその一部に庇？７ｂを有するようにな
る。

次に、半導体下地７１の前記選択酸化膜８１の除去によ
り露出された領域７１ｃ（第１図（Ｅ）参照）に第二導
電型即ちこの例ではＰ型の拡散層を形成する。このこと
をこの実施例では以下に説明するよ−うに行なう、先ず
、第１図（Ｆ）に示すように、公知の減圧ＣＶＤ法によ
り、第１図（Ｅ）に示した露出領域７１ｃを含む試料上
にボロンをドープしたＰ型ＣｖＤシリコン酸化膜８５を
３０００λ程度の膜厚に形成する０次いで、この試料に
対し＋２００’ｃの温度ｆこよる１時間の熱処理を施し
Ｐ型ｃｖＤシリコン酸化膜８５中のボロンをＮ型エピタ
キシャル層７１ｂに拡散させ、第１図（Ｇ）に示すよう
に、表面不純物濃度が１０”１ｏｎｓ／ｃｍ３で拡散層
深さが１．５ｕｍ程度のＰ−型拡散層８７を形成した。

またこのＰ゛型型数散層８７Ｉｖ形成るための熱処理に
おいでＰ＋型拡散層８３の不純物がこのＮ型エピタキシ
ャル層７Ｉｂ中に拡散され拡散深さが２ｕｍ程度のＰ÷
型型数散層１３３ａ同時に形成出来る。なお、Ｐ−型拡
散層８７は、ボロンドープのＣｖＤシリコン酸化膜８５
を用いることなく、ＢＣＱ３等のデポジションによって
も形成出来ることは明らかである。

次に、窒化膜の庇？７ｂを利用してＰ型拡散層８３ａ、
８７中に別の導電型の拡散層即ちＮ型の拡散層を形成す
る。このことを第二発明においては、先ず、第１図（Ｈ
）に示すように、Ｐ型拡散層８３ａ。

８７を含む半導体下地７１上側に公知の減圧ＣＶＤ法に
よりＮ型の不純物としての砒素をドープしたＣｖＤシリ
コン酸化膜８９＠形成する０次いで、第１図（Ｉ）に示
すように、窒化膜の庇？７ｂをマスクとし異方性工・ン
チングにより砒素ドープのＣＶＤシリコン酸化膜８９の
一部即ち窒化膜７７上の部分及び窒化膜７７から露出す
る部分を除去してＰ＋型拡散層８３ａ表面を露出するコ
ンタクトホール９１ヲ形成する０次いで、この試料に対
し１０００℃の温度で２時間の熱処理を施し、第１図（
Ｊ）に示すように、砒素をドープしたＣＶＤ酸化１１８
９の異方性エツチング後に残存する部分８９ａからＰ型
拡散層８３ａ、８７中に該酸化膜８９ａ中の砒素を拡散
させる。この結果、Ｐ型拡散層８３ａ、　８７のはＩＩ
窒化膜の庇？７ｂの下側に当たる部分に、表面不純物濃
度が１０１９程度で拡散層深さが０．５ｕｍ程度のＮ＋
型拡敞層９３が得られた。

次に、この実施例の場合、第１図（Ｋ）に示すようにＣ
ＶＤ　Ｍ化膜８９の異方性エツチング後に残存する部分
８９ａをフッ酸等の等方性エツチング液によって１００
０λ程度除去しＮ◆型型数散層９３十分に露出させた稜
この試料上に厚さがｌｕｍ程度の配線金属としてのＡＱ
膜９５＠例えば蒸着法により被着させる。これにより、
窒化膜７７上からコンタクトホール９１を介しＰ＋型拡
散層８３ａ及びＮ◆型型数散層９３接続される配線金属
９５が得られる。なお、ＣＶＤ酸化１１８９の異方性エ
ッチジグ後に残存する部分８９ａをフッ酸等の等方性エ
ツチング液によって除去することは、Ｎ÷型型数散層９
３コンタクトホール側に十分張り出して形成されている
場合であれば不用である。

第１図（Ｋ）に示した構造においては、Ｎ型ポリシリコ
ン膜７５がゲート電極になり、シリコン酸化膜７３がゲ
ート絶縁層になり、Ｎ◆型型数散層９３ソース領域とな
り、Ｐ−拡散層８７がチャネル領域になる。ざらにゲー
ト電極７５とＡ！配線金！９５とは窒化膜７７及びＮ型
ＣＶＤシリコン酸化膜の残存部８９ａにより電気的に分
離される。そして、Ｎ型シリコン基板？Ｉａ側がトレイ
ン領域になり、電流は第１図（Ｋ）に８で示す経路をほ
ぼ流れるようになる。

び三　の 次に、この出願に係る第一発明の第二実施例の説明を第
三発明の実施例と共に説明する。第２図（Ａ）〜（Ｊ）
は、その説明に供する工程図であり、製造工程中の主な
工程における二重拡散型ＭＯＳＦＥＴ装置の一セル部分
の様子を断面図を以って示した工程図である。なお、各
図において第１図に示した構成成分と同様な構成成分に
ついては同一の番号を付して示しである。なお、この実
施例においても第一導電型の半導体下地は、Ｎ型シリコ
ン基板７１ａと、この上に成長させた比抵抗が１〜３Ω
・ｃｍのＮ型エピタキシャル層７１ｂとで構成している
。

第−及び第三発明によれば、先ず第２図（Ａ）に示すよ
うに、Ｎ型工どタキシャル層７１ｂ上ｆこ、絶線層とし
ての例えばシリコン酸化膜７３、ポリシリコン膜として
のＮ型ポリシリコン１１７５及び耐酸化性膜としての例
えば窒化１１Ｉ７？８この順に形成する。これら膜？３
．７５．７７の形成方法は先に説明した第−及び第二発
明の実施例の方法と同様なものとした。また、シリコン
酸化膜７３の膜厚は７５０λ程度とし、Ｎ型ポリシリコ
ン膜７５の膜厚は４０００λ程度とし、窒化膜７７の膜
厚は１０００λ程度とした。

次に、第２図（Ｂ）に示すように、公知のホトリソグラ
フィ技術及び工・ンチング技術により、窒化膜７７に、
Ｎ型ポリシリコン膜７５の一部を露出する開口部？？ａ
を形成した。

次に、第２図（Ｃ）に示すように、残存している窒化膜
の部分７７ヲマスクとし、Ｎ型ポリシリコン膜７６の開
口部？？ａに対応する部分を選択酸化し選択酸化膜８１
を形成する。この実施例ではこの選択酸化膜８１の形成
を、第２図（Ｃ）に示した状態の試料を、１０００℃程
度の温度の水蒸気雰囲気中に９００分程度数置する熱処
理によって行なった。この結果、選択酸化膜８１は、そ
の厚さが１５０００λ程度であり窒化膜７７の下側にそ
れぞれ１５０００〜２００００λ程度入り込んだものと
なった。なお、第２図（Ｃ）においては、ポリシリコン
膜７５を選択酸化する際に同時に酸化されるシリコン酸
化１１７３の一部及びＮ型エピタキシャル層７１ｂの一
部を含めて選択酸化１１８１として示している。

次に、Ｍ２図（Ｄ）に示すように、選択酸化膜及びこの
下側の前記結締膜部分を除去即ちこの例の場合は選択酸
化膜８１ヲ除去して、前記半導体下地７１の一部を露出
させる。この選択酸化膜８１の除去は例えばフッ酸等の
等方性エツチング液を用いて行なえる。この除去により
、窒化１１７７はその一部に庇？７ｂを有するようにな
る。

次に、半導体下地７１の前記選択酸化膜８１の除去によ
り露出された９Ｉ域７１ｃに第二導電型即ちこの場合Ｐ
型の拡散層を形成する。このことをこの実施例では以下
に説明するように行なう、先ず、半導体下地７１の選択
酸化膜８１除去により露出された領域７１ｃに、ポリシ
リコン膜７５ヲマスクとして拡散法により例えばボロン
をドープし、第２図（Ｅ）に示すように、拡散深さの浅
いＰ型拡散層１０１を形成する。また、この実施例では
、浅いＰ型拡敞層１０１を形成した後に、ＬＰＣＶＤ法
により試料上にシリコン酸化膜１０３を堆積させ窒化膜
の庇？７ｂの形状をこの酸化膜１０３により支持する。

なおこの酸化膜１０３は、浅いＰ型拡散層１０１を後に
高温で熱処理し拡散深さが深いＰ型拡敞層（例えば拡散
層深さが３ｕｍ程度のＰ型拡散層）を得る際、窒化膜の
庇？７ｂがこの高温熱処理によりたれてしまうので、こ
れを防止するためである。しかし、Ｐ型拡敞層をそれ程
深くしない場合、例えばｌｕｍ程度の深さにしかしない
場合には、庇？７ｂのたれは生じにくいので、この酸化
膜１０３を形成する必要はない。次に、第２図（Ｅ）に
示した状態の試料に対し、１２００℃の温度で６０分の
高温熱処理を施し、第２図（Ｆ）に示すように、表面不
純物濃度が５　Ｘ　１０”１ｏｎｓ／ａｍ３で拡散層深
さが３ｕｍのＰ型拡敞層１０１ａを形成する。

次に、窒化膜の庇？７ｂを支持しでいた酸化膜を例えば
フッ酸により除去する。

次に、第２図（Ｇ）に示すように、Ｐ型拡散層１０１ａ
中にＮ型拡散層１０５ヲ形成する。この実施例ではＮ型
拡散層１０５は、ポリシリコン膜７５をマスクとし拡散
法によりＰ型拡散層１０１ａに砒素をドープさせ熱処理
することで形成したもので、表面不純物濃度がＩ　Ｘ　
１０ＩｇＣａｎｓ／ｃｍ３で拡散層深さが１ｕｍのもの
としている。

次に、窒化膜の庇？７ｂを利用してＮ型拡散層１０５に
別の導電型の拡散層即ちＰ型の拡散層を形成する。この
ことを第三発明においでは、第２図（Ｈ）に示すように
、窒化膜の庇？７ｂをマスクとしＮ型拡散層１０５に対
しイオシ注入法によりＰ型の不純物としてのボロンをエ
ネルギー４０にｅＶドーズ量５　Ｘ　１０”１ｏｎｓ／
ｃｍ’の条件でドープする。この結果、ボロンは、Ｎ型
拡散層１０５の窒化膜の庇？７ｂで覆われていない領域
即ちＮ型拡散層１０５の中央領域に打込まれる０次いで
、この試料に対し熱処理を施しボロンを拡散させ拡散層
深さが１μｍ程度のＰ全拡散層１０７即ちＮ型拡散層１
０５の中央領域を貫通しこの下側のＰ型拡散層１０１ａ
に至る第二のＰ型拡敞層１０７を形成する。この第二の
Ｐ型拡散層１０７によりＮ型拡散層１０５は窒化膜の庇
？７ｂの下側に当たる部分にのみ残存するようになる。

−このＮ型拡敞層の残存部１０５ａは・ソース領域にな
る。

その後、第２図（Ｉ）に示すように、窒化膜７７を例え
ばリン酸により除去し、次いで、試料上にＣＶＤ法より
ｗＡ縁膜としての例えばＰＳＧ膜１０９を例えば６００
０大の膜厚に形成する。

次に、第２図（Ｊ）に示すように、ＰＳＧ膜１０９に、
第二のＰ型拡散層１０７の表面とこの周囲のＮ型拡散層
１０５ａの一部表面を露出するコンタクトホール１１１
ヲ、公知のホトエツチング技術及びエツチング技術によ
り形成する０次いで、この試料上に厚さがｌｕｍ程度の
配線金属としてのＡＱ膜１１３を例えば蒸着法により被
着させる。これにより、ＰＳＧ膜１０９上からコシタク
トホール１１１を通しＰ型拡散層１０１ａ及びＮ型拡散
層１０５ａに接続される配線金属１１３が得られる。

第２図（Ｊ）に示した構造においては、Ｎ型ポリシリコ
ン膜７５がゲート電極になり、シリコン酸化膜７３がゲ
ート絶縁膜になり、Ｎ型拡散層１０５ａがソース領域と
なり、Ｐ型拡散層１０１ａがチャネル領域になる。そし
て、Ｎ型シリコン基板？ｌａ側がトレイン領域になり、
電流は第２図（Ｊ）にＳで示す経路をほぼ流れるように
なる。

なお、上述の各実施例では、半導体下地をＮ型シリコン
基板と、この上に成長させたＮ型工どタキシャルシリコ
ン層とで構成している。しかし、この半導体下地の導電
型を反対の導電型とし、これに応じ各層及び各拡散層の
導電型を実施例とは反対の導電型とした場合も実施例と
同様な効果を得ることが出来る。また、半導体下地をシ
リコン基板のみで構成しても良い。

（発明の効果） 上述した説明からも明らかなように、この出願の第一乃
至第三発明の二重拡散型ＭＯＳＦＥＴの製造方法によれ
ば、耐酸化性膜に開口部を設けた後の該耐酸化性膜の残
存部分をマスクとしてポリシリコン膜に選択酸化を行な
い、さらにその後、選択酸化で得た選択酸化膜及びこの
下側の絶ｇｓ膜部分を除去し半導体下地の一部を露出し
、この露出領域にチャネル領域となる拡散層を形成する
。またチャネル領域となる拡散層の導電型とは反対導電
型でソース領域となる拡散層は、耐酸化性膜の庇を利用
してセルファライン的に形成する。従って、各拡散層を
形成する時に新たなマスクを用いる必要がなくなる。こ
のため、マスク合わせが不用になり装置設計においてマ
スク合わせ余裕を考慮する必要がなくなるので、その分
だけ装置の小型化が図れる。

また、この出願の第二発明によれば、コンタクトホール
の形成も耐酸化性膜の庇によりセルファライン的に行な
えるので、配線金属用のコンタクトホール形成用レジス
トバタンも不用になる。さらに従来の製造方法■では、
Ｐ＋拡散層の形成、ゲートポリシリコンパタンの形成、
Ｎ型拡散層形成のためのレジストバタン形成及びコシタ
フホールの形成の合計４回のマスクプロセスが必要であ
ったが、第二発明では窒化膜のバターニングのためのマ
スクプロセスみで良い、従って、工程が簡略化出来ると
共にマスク欠陥に起因する不良が減少するので歩留り向
上が図れる。ざらに、配線金属とゲート電極との間の絶
縁を、第１図（Ｋ）に示すようにＮ型拡散層形成に用い
た酸化膜８９ａ及び窒化膜７７で行なうので別途に絶縁
膜を設ける工程が不用になり、これによっても工程の簡
略化が図れる。

また、第三発明の製造方法によれば、第二のＰ型拡散層
の形成のためのイオン注入を耐酸化性膜の庇でセルファ
ライン的に行なえるので、従来の製造方法■では必要で
あったレジストバタン５５（第４図（Ｃ）９照）が不用
になる。このため、製造工程が簡略化出来る。

【図面の簡単な説明】

第１図（Ａ）〜（Ｋ）は、第−及び第二発明の実施例を
示す工程図、 第２図（Ａ）〜（Ｊ）は、第−及び第三発明の実施例を
示す工程図、 第３図（Ａ）〜（Ｆ）は、従来の製造方法■の説明に供
する工程図、 第４図（Ａ）〜（Ｅ）は、従来の製造方法■の説明に供
する工程図である。 ７１ｂ・・・Ｎ型工どタキシャルシリコン層７１ｃ・・
・半導体下地の露出された領域７３−・・絶縁膜（シリ
コン酸化膜） ７５−Ｎ型ポリシリコン膜 ７７−・・耐酸化性Ｍ（窒化膜） ？？ａ・・・耐酸化性膜に設けた開口部？７ｂ−・・耐
酸化性膜（窒化膜）の庇７９・・・第二導電型不純物（
Ｐ型不純物）８１−・・選択酸化膜、　　　８３，８３
ａ・・・Ｐ◆型型数散層８５−・・ポロンドープのＣｖ
Ｏシリコン酸化膜８７・・パＰ−型拡散層 ８９−・・砒素ドープのＣｖＯシリコン酸化膜８９ａ　
＝・砒素ドープのＣｖＤシリコン酸化膜の工・シチング
後の残存部分 ９１．１１１・・・コンタクトホール ９３・−Ｎ＋型型数散 層５．１１３−・・配線合圧ＣＡＱ膜）１０１・・・拡
散深さが浅いＰ型拡敞層１０１ａ＝・拡散深さが深いＰ
型拡散層７１・・・半導体下地、　　　７１ａ−”Ｎ型
シリコン基板・・・耐酸化性膜（Ｗｉ化膜） の庇を支持する酸化 膜 ・・・Ｎ型拡散層 １０５ａ＝Ｎ型拡散層の残存部 ・・・第二のＰ全拡散層 ・・・絶縁膜（ＰＳＧ　ｍｌ） 特 許 出 願 人 沖電気工業株式会社 、−一一人一一一、 従来の製造方法■の説明に供する工程図従来の製造方法
■の説明Ｉこ供する工程図第３図 従来の製造方法■の説明に供する工程図Ｗ、−Ｉ 従来の製造方法■の説明に供する工程図第４ 図 従来の製造方法■の説明に供する工程図第４図 第４ 図 （Ｅ）

Claims (3)

【特許請求の範囲】
1. （１）半導体下地上に絶縁膜、ポリシリコン膜及び耐酸
   化性膜をこの順に形成する工程と、 該耐酸化性膜に前記ポリシリコン膜の一部を露出する開
   口部を形成する工程と、 前記耐酸化性膜の残存部分をマスクとし、前記ポリシリ
   コン膜の前記開口部に対応する部分を選択酸化し選択酸
   化膜を形成する工程と、 該選択酸化膜及びこの下側の前記絶縁膜部分を除去して
   前記半導体下地の一部を露出させると共に前記耐酸化性
   膜の庇を形成する工程と、 前記半導体下地の前記選択酸化膜及び絶縁膜部分の除去
   により露出された領域に拡散層を形成する工程と、 該拡散層に前記耐酸化性膜の庇を用い選択的に、該拡散
   層の導電型とは反対導電型の拡散層を形成する工程と を含むことを特徴とする二重拡散型ＭＯＳＦＥＴ装置の
   製造方法。
2. （２）第一導電型の半導体下地上に絶縁膜、ポリシリコ
   ン膜及び耐酸化性膜をこの順に形成する工程と、 該耐酸化性膜に前記ポリシリコン膜の一部を露出する開
   口部を形成する工程と、 前記半導体下地の前記開口部に対応する部分に第二導電
   型の不純物をドープする工程と、 前記耐酸化性膜の残存部分をマスクとし、前記ポリシリ
   コン膜の前記開口部に対応する部分を選択酸化し選択酸
   化膜を形成する工程と、 該選択酸化膜及びこの下側の前記絶縁膜部分を除去して
   前記半導体下地の一部を露出させると共に前記耐酸化性
   膜の庇を形成する工程と、 前記半導体下地の前記選択酸化膜及び絶縁膜部分の除去
   により露出された領域に第二導電型の拡散層を形成する
   工程と、 該第二導電型の拡散層を含む半導体下地上側に第一導電
   型の不純物をドープした酸化膜を形成する工程と、 前記耐酸化性膜の庇をマスクとし異方性エッチングによ
   り前記不純物ドープ酸化膜の一部を除去して前記第二導
   電型の拡散層表面を露出するコンタクトホールを形成す
   る工程と、 前記不純物ドープ酸化膜の前記異方性エッチング後に残
   存する部分から前記第二導電型の拡散層中に該酸化膜中
   の第一導電型の不純物を拡散させて第一導電型の拡散層
   を形成する工程と、 前記耐酸化性膜上から前記コンタクトホールを介し前記
   第一導電型及び第二導電型拡散層に接続される配線金属
   を形成する工程と を含むことを特徴とする二重拡散型ＭＯＳＦＥＴ装置の
   製造方法。
3. （３）第一導電型の半導体下地上に絶縁膜、ポリシリコ
   ン膜及び耐酸化性膜をこの順に形成する工程と、 該耐酸化性膜に前記ポリシリコン膜の一部を露出する開
   口部を形成する工程と、 前記耐酸化性膜の残存部分をマスクとし、前記ポリシリ
   コン膜の前記開口部に対応する部分を選択酸化し選択酸
   化膜を形成する工程と、 該選択、酸化膜及びこの下側の前記絶縁膜部分を除去し
   て前記半導体下地の一部を露出させると共に前記耐酸化
   性膜の庇を形成する工程と、 前記半導体下地の前記選択酸化膜及び絶縁膜部分の除去
   により露出された領域に第二導電型の拡散層を形成する
   工程と、 該第二導電型の拡散層中に第一導電型の拡散層を形成す
   る工程と、 前記耐酸化性膜の庇をマスクとし前記第一導電型の拡散
   層に対し第二導電型の不純物をドープし前記第二導電型
   の拡散層に至る第二の第二導電型拡散層を形成する工程
   と を含むことを特徴とする二重拡散型ＭＯＳＦＥＴ装置の
   製造方法。