JPS5880156A - Ｖｔｒのキヤプスタン制御方法 - Google Patents
Ｖｔｒのキヤプスタン制御方法Info
- Publication number
- JPS5880156A JPS5880156A JP56178315A JP17831581A JPS5880156A JP S5880156 A JPS5880156 A JP S5880156A JP 56178315 A JP56178315 A JP 56178315A JP 17831581 A JP17831581 A JP 17831581A JP S5880156 A JPS5880156 A JP S5880156A
- Authority
- JP
- Japan
- Prior art keywords
- vtr
- time constant
- circuit
- motor
- capstan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/48—Starting; Accelerating; Decelerating; Arrangements preventing malfunction during drive change
Landscapes
- Motor And Converter Starters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＶＴＲに於ける直流モータを使用したキャプス
タン制御方法に関するものである。
タン制御方法に関するものである。
第１図にキャプスタン制御系の従来方法の系統図を示す
。この制御系の動作は２位相比較器２により基準信号１
とタコメータ１０で得られるＴＡＣＨ信号１１０位相差
に応じた位相誤差電圧を発生させ。
。この制御系の動作は２位相比較器２により基準信号１
とタコメータ１０で得られるＴＡＣＨ信号１１０位相差
に応じた位相誤差電圧を発生させ。
位相補償回路３全通して加算器４に供給される。
一方、ＴＡＣＨ信号１１ヲ人力とする周波数弁別器１２
〜加算された誤差電圧５は、誤差電圧増幅器６．モータ
駆動増幅器７を経てモータ駆動信号８により直流モータ
９を駆動し、モータの回転を一定の速度でかつ所定の回
転位相を保つように制御するっこのキャプスタン制御系
は、ロックイン時間が極力短いことが要求されるが、第
３図に示す位相補償回路３．１３の構成が一般的であり
、キャプスタンの慣性モーメントの関係からＲ１の抵抗
値、ＣＩの容量が大きいため、Ｒ１，ＣＩによる時定数
が大きくなりロックイン時間が長くなる要因の一つとな
っている。ざらにモータの起動時に於て、モータ駆動電
圧はキャプスタンに加わる外乱トルクに耐えられるよう
に定常速度に於ける駆動電圧の約２倍程度にするのが普
通である。このため起動時の速度が上りすぎてロックイ
ンに影響を与える。
〜加算された誤差電圧５は、誤差電圧増幅器６．モータ
駆動増幅器７を経てモータ駆動信号８により直流モータ
９を駆動し、モータの回転を一定の速度でかつ所定の回
転位相を保つように制御するっこのキャプスタン制御系
は、ロックイン時間が極力短いことが要求されるが、第
３図に示す位相補償回路３．１３の構成が一般的であり
、キャプスタンの慣性モーメントの関係からＲ１の抵抗
値、ＣＩの容量が大きいため、Ｒ１，ＣＩによる時定数
が大きくなりロックイン時間が長くなる要因の一つとな
っている。ざらにモータの起動時に於て、モータ駆動電
圧はキャプスタンに加わる外乱トルクに耐えられるよう
に定常速度に於ける駆動電圧の約２倍程度にするのが普
通である。このため起動時の速度が上りすぎてロックイ
ンに影響を与える。
本発明しｔこれらの欠点を解決するため９位相補償回路
の時定数及び起動時に於けるモータ駆動電圧が過大とな
る影響を軽減してキャプスタン制御系のロックイン時間
を短縮することを目的とする。
の時定数及び起動時に於けるモータ駆動電圧が過大とな
る影響を軽減してキャプスタン制御系のロックイン時間
を短縮することを目的とする。
すなわち１本発明はＶＴＲのスタート時、キャプスタン
制御系がロックインする迄の時間９位相補償回路の時定
数を小さくすると同時に、誤差電圧をリミッタにより制
限して駆動電圧を押えることによりロックイン時間を短
縮するようにしだものである。
制御系がロックインする迄の時間９位相補償回路の時定
数を小さくすると同時に、誤差電圧をリミッタにより制
限して駆動電圧を押えることによりロックイン時間を短
縮するようにしだものである。
第２図に本発明の系統図を示す。第１甲と同−信号のも
のは同一部分を示す。本発明は第１図の従来の系統図に
１４〜１Ｂで示す部分が付加されたものである。１４は
位相同期検出器、１５はアナログスイッチ駆動回路、１
６は補償回路の時定数切換回路。
のは同一部分を示す。本発明は第１図の従来の系統図に
１４〜１Ｂで示す部分が付加されたものである。１４は
位相同期検出器、１５はアナログスイッチ駆動回路、１
６は補償回路の時定数切換回路。
１７は誤差電圧リミッタ回路、１８はタイミングパルス
発生回路である。
発生回路である。
次にこの動作について説明する。ＶＴＲスタート時位相
同期検出器１４によりキャプスタン制御系が位相同期（
ロックイン）したか否かを検出する。
同期検出器１４によりキャプスタン制御系が位相同期（
ロックイン）したか否かを検出する。
この位相同期検出器１４は例えば電圧比較器を使用し、
位相同期した場合が位相誤差電圧はＯｖ＋１ｖ以下とす
れば２位相同期検出器１４の出力は約ＯＶ±１．５ｖ以
下では２，０”レベルを出力し、Ｏｖ±１．５Ｖより犬
の場合は、１”レベルを出力することによりロックした
か否かを検出する。位相同期検出器１４の出力はアナロ
グスイッチ駆動回路１５に供給され。
位相同期した場合が位相誤差電圧はＯｖ＋１ｖ以下とす
れば２位相同期検出器１４の出力は約ＯＶ±１．５ｖ以
下では２，０”レベルを出力し、Ｏｖ±１．５Ｖより犬
の場合は、１”レベルを出力することによりロックした
か否かを検出する。位相同期検出器１４の出力はアナロ
グスイッチ駆動回路１５に供給され。
この出力により時定数切換回路１６を駆動する。この切
換回路１６は第３図に示すような回路で構成され９位相
同期検出器１４からの１，１”レベルの期間すｔ【わち
キャプスタン制御系がロックインする迄の期間はスイッ
チＳＷがＯＮとなり抵抗Ｒ１に並列にＲ３が接続される
。キャプスタン制御系がロックインすると位相同期検出
器１４からの・０パレベルによりスイッチＳＷはＯＦＦ
となりＲ３は切離される。
換回路１６は第３図に示すような回路で構成され９位相
同期検出器１４からの１，１”レベルの期間すｔ【わち
キャプスタン制御系がロックインする迄の期間はスイッ
チＳＷがＯＮとなり抵抗Ｒ１に並列にＲ３が接続される
。キャプスタン制御系がロックインすると位相同期検出
器１４からの・０パレベルによりスイッチＳＷはＯＦＦ
となりＲ３は切離される。
したがって２位相補償回路３，１３の時定数はキャプス
タン制御系がロックインする迄は小さくなり。
タン制御系がロックインする迄は小さくなり。
ロックイン後は時定数は大きくなる。ここでロックイン
後の時定数は定常制御偏差すなわちジッタを押えるため
に大きな値が必要となる。（例えばＲ１キ１００にΩＣ
１キ４７μＦ）。一方、タイミングパルス発生回路１８
は位相同期検出器１４の出力が６０″から６１に変化す
るレベルによりトリガーされるタイミングパルス発生器
であり例えば約２秒の幅を持ったパルスを発生する。タ
イミングパルス発生器１８の出力信号が誤差電圧リミッ
タ回路１７に供給される。
後の時定数は定常制御偏差すなわちジッタを押えるため
に大きな値が必要となる。（例えばＲ１キ１００にΩＣ
１キ４７μＦ）。一方、タイミングパルス発生回路１８
は位相同期検出器１４の出力が６０″から６１に変化す
るレベルによりトリガーされるタイミングパルス発生器
であり例えば約２秒の幅を持ったパルスを発生する。タ
イミングパルス発生器１８の出力信号が誤差電圧リミッ
タ回路１７に供給される。
定常一度の場合のモータ駆動電圧が約５ｖとすれば。
従来起動時約１０Ｖのものをタイミングパルス発生器１
８にパルスが発生している約２秒間は約６ｖになるよう
に、誤差電圧リミッタ回路１７が誤差電圧増幅器６にリ
ミッタをかける。この結果、ＶＴＲがスタートしてから
ロックするまでの時間が短縮される。
８にパルスが発生している約２秒間は約６ｖになるよう
に、誤差電圧リミッタ回路１７が誤差電圧増幅器６にリ
ミッタをかける。この結果、ＶＴＲがスタートしてから
ロックするまでの時間が短縮される。
以上説明したごとく本発明によれば、直流モータを使用
したキャプスタン制御系におけるロックイン時間が短縮
されＶＴＲの運用上有利となる。
したキャプスタン制御系におけるロックイン時間が短縮
されＶＴＲの運用上有利となる。
第１図は従来のキャプスタン制御系の系統図。
第２図は本発明の系統図、第３図は位相補償回路。
時定数切換ＳＷの実施例を示す。
１：基準信号、２：位相比較器、 ３．１３：位相補
償回路、６：’誤差電圧増幅器、７：モータ駆動増幅器
、９：キャプスタンモータ、１０：タコメータ。 １２：周波数弁別器、１４：位相同期検出器、１５：ア
ナログスイッチ駆動回路、１６二時定数切換回路。 １７：誤差電圧リミッタ回路、１８：タイミングパルス
発生回路。
償回路、６：’誤差電圧増幅器、７：モータ駆動増幅器
、９：キャプスタンモータ、１０：タコメータ。 １２：周波数弁別器、１４：位相同期検出器、１５：ア
ナログスイッチ駆動回路、１６二時定数切換回路。 １７：誤差電圧リミッタ回路、１８：タイミングパルス
発生回路。
Claims (1)
- 【特許請求の範囲】 ＶＴＲに於ける直流モータを使用したキャプスタン制御
系に於て１位相補償回路の時定数を切換える時定数切換
ｐ路、起動時に於けるモータ駆動電圧の電位を制限する
ためのリミッタ回路を設け。 ＶＴＲをスタートしてからロックインするまでの間前記
時定数切換回路により位相補償回路の時定数を定常時の
場合より小さくシ、かつ任意時間（例えば２秒）前記リ
ミッタ回路によりモータ駆動電圧をほぼ定常時と同レベ
ルに押え如舎舎忰÷今モータの回転が必要以上に速くな
ることを防止することによりロックイン時間を短縮する
ようにしたことを特徴とするＶＴＲのキャプスタン制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178315A JPS5880156A (ja) | 1981-11-09 | 1981-11-09 | Ｖｔｒのキヤプスタン制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178315A JPS5880156A (ja) | 1981-11-09 | 1981-11-09 | Ｖｔｒのキヤプスタン制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5880156A true JPS5880156A (ja) | 1983-05-14 |
Family
ID=16046323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178315A Pending JPS5880156A (ja) | 1981-11-09 | 1981-11-09 | Ｖｔｒのキヤプスタン制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880156A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60237662A (ja) * | 1984-05-11 | 1985-11-26 | Sanyo Electric Co Ltd | ビデオテ−プレコ−ダ |
| JPH0260937U (ja) * | 1988-10-20 | 1990-05-07 |
-
1981
- 1981-11-09 JP JP56178315A patent/JPS5880156A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60237662A (ja) * | 1984-05-11 | 1985-11-26 | Sanyo Electric Co Ltd | ビデオテ−プレコ−ダ |
| JPH0260937U (ja) * | 1988-10-20 | 1990-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6334710B2 (ja) | ||
| JPH0586150B2 (ja) | ||
| JPS59123481A (ja) | モ−タ制御装置 | |
| JP3270908B2 (ja) | モータ制御装置及び方法 | |
| US4902946A (en) | Software servo for a rotary head drum of VTR | |
| JPS5883594A (ja) | 同期電気モ−タ−制御装置 | |
| JPH0530152B2 (ja) | ||
| JPS6028067B2 (ja) | ビデオテ−プレコ−ダのテ−プ駆動モ−タ制御回路 | |
| JPS58100206A (ja) | デジタル信号の再生装置 | |
| JPS5873045A (ja) | キヤプスタンサ−ボ装置 | |
| JPS5954073A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ− | |
| JP2706444B2 (ja) | モータ制御回路 | |
| JP3251007B2 (ja) | デイスクドライブ装置 | |
| JPH0511473B2 (ja) | ||
| JPH0710196B2 (ja) | 電子カメラのモ−タ制御装置 | |
| JPH0544908Y2 (ja) | ||
| JPH0667249B2 (ja) | 電子カメラのモ−タ制御装置 | |
| JPS61177185A (ja) | モ−タの速度制御装置 | |
| JPS5850403Y2 (ja) | 回転制御装置 | |
| JP2537347B2 (ja) | 速度制御装置 | |
| JPH0317589Y2 (ja) | ||
| JPS60167125A (ja) | テープレコーダ | |
| JPS62247779A (ja) | モ−タ制御回路 | |
| JPS6348104B2 (ja) | ||
| JPS6127826B2 (ja) |