JPH0490032A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロコンピュータに係り、詳しくはリー
ドオンリメモリの修正すべきプログラムデータに代えて
修正されたプログラムデータを出力するワンチップマイ
クロコンピューン（以下、ワンチップマイコンと略記す
る）に関する。

［従来の技術〕 一般的に、従来のワンチップマイコンは、プログラムカ
ウンタ、所定のプログラムが書込まれたプログラムメモ
リおよび命令デコーダを有する。

このワンチップマイコンの動作はよく知られているよう
に、システムクロックによってカウントアツプするプロ
グラムカウンタによってアドレスが指定されるプログラ
ムメモリから読出されるデータが命令デコーダによって
デコードされることによってプログラムが実行される。

プログラムメモリは、−船釣にマスクＲＯＭ（リードオ
ンリメモリ）が用いられ、このマスクＲＯＭはメーカの
製造工程でメーカによりプログラムが書込まれ、ユーザ
による書換えは不可能である。

また、最近では、ユーザによる書換えが１回だけ可能な
ワンタイムＲＯＭと呼ばれるものも販売されている。

しかし、ワンチップマイコンの製造後にマスクＲＯＭの
書込みプログラムにバグなどが発見された場合や、その
一部を修正したい場合、再度、ＲＯＭのマスクパターン
を書換えてから集積回路の製造プロセスをやり直す必要
があるので、修正されたワンチップマイコンを入手する
までの期間が現状では数ケ月もかかる。

しかも、マスクＲＯＭの書込みプログラムにバグなどが
発見されたワンチップマイコンは再利用することができ
ない。また、ワンタイムＲＯＭはマスクＲＯＭに比べて
非常に高価であり、ユーザがプログラムを書込むのに非
常に時間がかかり、量産品への採用には不向きである。

このような課題を解決すべく、本出願人は、特願平１−
１３１８６１号、特願平１−３２５８７６号により、デ
ータ書換え用の電気的に書込み可能な不揮発性メモリ部
をワンチップマイコンに内蔵することによってプログラ
ムデータを修正する方法を提案した。

この方法は、ワンチップマイコン内の電気的に書込み可
能な不揮発性メモリ部に修正したいプログラムアドレス
および修正プログラムを記憶する場所を指定し、プログ
ラムカウンタと上記不揮発性メモリ部内の修正したいプ
ログラムアドレスとが一致した場合に修正プログラムを
実行するものであった。

こうすることにより、ワンチップマイコンの量産後にプ
ログラムのバグが発見された場合や、その一部を修正し
たい場合でも、再度、マスクＲＯＭを修正することなく
プログラムを変更でき、生産工程を止めなくて済む。

［発明が解決しようとする課題］ ところで、ワンチップマイコンが複数個のプログラムの
バグに対しても修正できるようにしようとすると、複数
個のアドレスを修正できるようにする必要がある。しか
しながら、本出願人により提案された上述のマイクロコ
ンピュータのプログラム変更装置は、修正したいアドレ
スとプログラムカウンタとが一致したことをリアルタイ
ムで検出しているので、修正したいアドレスの数だけ一
致検出用のデジタルコンパレータを必要とし、バグ修正
のためにチップ面積が増えてしまう欠点があった。

本発明は、このような課題に着目してなされたもので、
複数個のプログラムのバグに対しても修正できるように
する際に、修正したいアドレスとプログラムカウンタと
の一致を検出するためのデジタルコンパレータの数を減
らすことができ、チップ面積の増大を抑制できるマイク
ロコンピュータを提供することを目的とする。

［課題を解決するための手段］ 本発明のマイクロコンピュータは、プログラムカウンタ
と、書換え可能なメモリと、リードオンリメモリとを有
し、前記書換え可能なメモリに前記リードオンリメモリ
の修正したいアドレスに対応するアドレスデータを記憶
させ、前記プログラムカウンタと前記書換え可能なメモ
リに記憶されたアドレスデータとが一致した時は変更し
たプログラムを実行させる、または、割込み信号を発生
するマイクロコンピュータにおいて、前記書換え可能な
メモリに記憶されたアドレスデータは複数のアドレスを
含み、前記プログラムカウンタのカウントアツプの周波
数より高い周波数で前記複数のアドレスから１つのアド
レスデータを順次選択し、かつ、順次比較するようにし
ている。

［作　用コ 書換え可能なメモリに複数のアドレスを記憶し、それぞ
れプログラムカウンタの出力内容との一致判定を行ない
、一致したときは、変更したプログラムを実行させる、
または、割込み信号を発生するので、修正したいアドレ
スが複数ある場合でも修正でき、複数個のプログラムの
バグに対しても修正できる。この場合、プログラムカウ
ンタのカウントアツプの周波数よりも高い周波数で複数
のアドレスから１つのアドレスデータを順次選択し、か
つ、順次比較するようにしているので、全ての修正アド
レスに対してそれぞれデジタルコンパレータを設ける必
要がなく、１個の一致判定回路で済む。その結果、複数
個のプログラムのバグに対しても修正しようとする場合
に必要とする一致判定回路の数を減らすことができ、チ
ップ面積の増大を抑制できる。

［実施例］ 以下、本発明の実施例について図面を参照して説明する
。

まず、本発明のマイクロコンピュータの概念を第１図を
参照して説明する。

第１図に示すマイクロコンピュータにおいて、１は第１
のクロック信号を発生する第１のクロック発生回路、２
は第１のクロック信号よりも周波数が高い第２のクロッ
ク信号を発生する第２のクロック発生回路、３は第１の
クロック信号が入力してカウントアツプするプログラム
カウンタ、４はアドレスに対応してプログラム命令を記
憶し、プログラムカウンタ３によりアドレスが指定され
るＲＯＭである。

タイミング発生回路らは、第２のクロック信号が入力し
、プログラムカウンタ３の動作周波数よりも周波数が高
い各種のタイミング信号を発生する。書換え可能なメモ
リ６は、前記プログラム命令のうち修正を要する修正ア
ドレスを複数個記憶している。選択回路７は、タイミン
グ発生回路５からの第１のタイミング信号に応じて複数
の選択信号を選択的に発生し、書換え可能なメモリ６に
記憶されている複数の修正アドレスの中から１つを順次
選択する。

比較手段（一致判定回路）８は、上・記複数の修正アド
レスの中から順次選択された修正アドレスとプログラム
カウンタ３から出力されるアドレスとをタイミング発生
回路５からの第２のタイミング信号のタイミングで順次
比較し、一致したときに一致信号を出力する。プログラ
ム命令変更手段９は、一致判定回路８の一致信号により
、前記プログラム命令を変更する（変更したプログラム
を実行させたり、割込み信号を発生する）。

第１図のマイクロコンピュータによれば、基本的には従
来のマイクロコンピュータと同様に、ＲＯＭ４に記憶さ
れたプログラム命令にしたがって動作する。さらに、書
換え可能なメモリ６に複数の修正アドレスを記憶し、そ
れぞれプログラムカウンタ３の出力内容との一致判定を
行ない、致したときは、変更したプログラムを実行させ
る、または、割込み信号を発生するので、修正したいア
ドレスが複数ある場合でも修正でき、複数個のプログラ
ムのバグに対しても修正できる。

この場合、プログラムカウンタ３の動作周波数よりも高
い周波数で複数の修正アドレスから１つのアドレスデー
タを順次選択し、かつ、順次比較するようにしているの
で、全ての修正アドレスに対してそれぞれデジタルコン
パレータ（一致判定回路８）を設ける必要がなく、１個
の一致判定回路８で済む。その結果、複数個のプログラ
ムのバグに対しても修正しようとする場合に、必要とす
る一致判定回路８の数を減らすことができ、チップ面積
の増大を抑制できる。

次に、本発明の第１実施例に係るワンチップマイコンを
説明する。第２図に示すワンチップマイコンにおいて、
１１はマイコンのシステムクロック信号を発生するシス
テムクロック発生回路、１２はシステムクロック信号を
分周する分周回路、３は分周回路１２の分周出力信号に
よりカウントアツプされるプログラムカウンタ、４はＲ
ＯＭ。

５は前記システムクロック信号が入力し、分周回路１２
の分周出力よりも高い周波数の各種のタイミング信号を
発生するタイミング発生回路、１６はＲＯＭ４のプログ
ラム命令のうち修正を要する修正アドレス（デバッグア
ドレス）および割込み処理の先頭アドレスを指定するた
めのベクターアドレスの複数組（本例では４組）を記憶
する書換え可能なメモリであり、４個のデバッグアドレ
スを記憶するアドレスデータ領域および４個のベクター
アドレスを記憶するベクターテーブルを有する。

７はタイミング発生回路５からの第１のタイミング信号
に応じて複数（本例では４個）の選択信号を選択的に発
生し、上記４組の記憶データの中から１つを選択して出
力させる選択回路、８は書換え可能なメモリ１６から選
択的に出力したデバッグアドレスとプログラムカウンタ
３の出力内容とが一致しているか否かをタイミング発生
回路５からの第２のタイミング信号のタイミングで判定
し、−敷料定時に割込み信号を発生する一致判定回路、
９′は一致判定回路８の割込み信号が入力した時に、書
換え可能なメモリ１６から選択的に出力したベクターア
ドレスに割込みを行なう割込み制御回路である。

第３図は、第２図のワンチップマイコンの動作例を示す
タイミング波形図であり、プログラムカウンタ３の１つ
のカウントアツプの間に４つのシステムクロックによっ
てメモリ読出しサイクル、メモリ書込みサイクル、入出
力サイクルが実行され、４マシンサイクルＴ１〜Ｔ４で
命令が実行される。そして、マシンサイクルＴ１〜Ｔ４
の各タイミングに対応して選択回路７により書換え可能
なメモリ１６から４組のデータを選択し、選択されたデ
ータの状態が安定したタイミングで一致判定回路８によ
り一致判定・を行なう。

次に、第２図のワンチップマイコンの動作について第３
図に示すタイミング波形図を参照しながら説明する。第
２図のワンチップマイコンは、基本的には第１図を参照
して前述したマイクロコンピュータと同様の動作が行な
われる。すなわち、通常は、システムクロックによって
カウントアツプするプログラムカウンタ３によってアド
レスか指定されるＲＯＭ４から読出されるデータが命令
デコーダによってデコードされることによってプログラ
ムが実行される。しかし、書換え可能なメモリ１６に記
憶されている４個のデバッグデータのうちどれか１ろと
プログラムカウンタ３の出力内容とが一致したときに割
込み信号が出力し、この一致したデバッグデータと同じ
組のベクターアドレスに割込みを行なう。

すなわち、プログラムカウンタ値変更手段（図示せず）
により、プログラムカウンタ３の値をスタック（図示せ
ず）に退避させ、マシンサイクルＴ４のタイミングでベ
クターアドレスをプログラムカウンタ３に書込む。なお
、割込み処理のプログラムは、例えばＲＯＭ領域のアド
レスに続いてアドレスが割当てられるプログラムＲＡＭ
領域などに記憶しておくものとし、主としてデバッグの
ための処理を行なうが、通信などのサブルーチンを用い
て通信中に他のデバイスからの指示にしたがって処理を
行なうように構成すれば、デバッグのみでなく、高度の
機能を実現することも可能である。

上記第１実施例のワンチップマイコンによれば、プログ
ラムカウンタ３の動作周波数よりも高い周波数のタイミ
ング信号で４組のデバッグデータおよびベクターアドレ
スを順次選択し、かつ、プログラムカウンタ３の出力内
容を４個のデバッグデータと順次比較するので、プログ
ラムカウンタ３の出力内容と４個のデバッグアドレスと
の比較判定が１つの一致判定回路８で済み、デジタルコ
ンパレータの数を減らすことができ、チップ面積の増大
を抑制できる。

第４図は、本発明の第２実施例に係るワンチップマイコ
ンを示す。この第２実施例では、第１実施例と比へて、
書換え可能なメモリ１６′は４個のベクターアドレスに
代えて、それぞれプログラム変更内容を表わす４個のプ
ログラムデータ（デバッグデータ）を記憶し、一致判定
回路８′の一致判定時に選択回路７ヘラツチ信号を供給
し、致判定回路８′の一致信号を切換回路９″へ切換信
号として供給し、切換回路９′は一致信号入力時に書換
え可能なメモリ１６′から選択的に出力されるデバッグ
データをＲＯＭ４の出力データに代えて選択し、命令デ
コーダ１０に入力させるように構成されている点が異な
り、第１実施例と同一部分には第２図と同一符号を付し
ている。

第４図のワンチップマイコンは、基本的には第１実施例
のワンチップマイコンと同様の動作が行なわれる。この
場合、切換回路９′は、通常はＲＯＭ４の出力データを
選択して命令デコーダ１０に入力させるが、デバッグア
ドレスとプログラムカウンタ３の出力内容とが一致した
ときに、この一致したデバッグデータと同じ組のデバッ
グデータ（修正されたプログラムデータ）をＲＯＭ４の
出力データ（修正すべきプログラムデータ）に代えて選
択し、命令デコーダ１０に入力させる。

これにより、疑似的に書換えられたプログラムが命令デ
コーダ１０によってデコードされ、修正されたプログラ
ムが実行されることになる。

なお、マシンサイクルＴ１〜Ｔ４のいずれかで一致した
ときに次のマシンサイクルの実行時からデバッグデータ
に切換えるので、マシンサイクルＴ１あるいはＴ２ある
いはＴ３で一致したときには、本実施例のように選択回
路７ヘラツチ信号を供給して一致したときの選択状態を
ラッチするか、それ以降の判定を中止する必要がある。

第５図は、第４図のワンチップマイコンの動作例として
、メモリ書込みサイクルのマシンサイクルＴ２で一致し
た場合のタイミング波形図を示している。マシンサイク
ルＴ２で一致すると、このときのデバッグアドレスの選
択状態をラッチし、それ以降のマシンサイクルＴ３、Ｔ
４では、マシンサイクルＴ２と同じデバッグアドレスを
判定する（または、判定を中止する）。一致判定回路８
′の一致判定状態のクリア動作は、本実施例では、マシ
ンサイクルＴ４と１１との間のシステムクロックの立上
りのタイミングで行なっている。

これらの−敷料定のタイミング、−敷料定状態のクリア
のタイミングは、タイミング発生回路５の第２のタイミ
ング信号により制御される。

なお、上記各実施例とも、デバッグアドレスか４個の場
合を示したが、回路規模やデバッグを必要とするプログ
ラム数により決められる。

［発明の効果］ 以上詳述したように本発明のマイクロコンピュータによ
れば、書換え可能なメモリに複数の修正アドレスを記憶
し、それぞれプログラムカウンタの出力内容との一致判
定を行い、一致したときは、変更したプログラムを実行
させる、または、割込み信号を発生するので、修正した
いアドレスが複数ある場合でも修正でき、複数個のプロ
グラムのバグに対しても修正できる。しかも、プログラ
ムカウンタの動作周波数よりも高い周波数で複数の修正
アドレスから１つのアドレスデータを順次選択し、かつ
、順次比較するようにしているので、全ての修正アドレ
スに対してそれぞれデジタルコンパレータを設ける必要
がなく、１個の一致判定回路で済む。その結果、複数個
のプログラムのバグに対しても修正しようとする場合に
必要とする一致判定回路の数を減らすことができ、チッ
プ面積の増大を抑制できるという効果が得られる。

【図面の簡単な説明】

第１図は本発明のマイクロコンピュータの概念を示すブ
ロック図、第２図は本発明の第１実施例に係るワンチッ
プマイコンの構成を示すブロック図、第３図は第２図の
ワンチップマイコンの動作例を示すタイミング波形図、
第４図は本発明の第２実施例に係るワンチップマイコン
の構成を示すブロック図、第５図は第４図のワンチップ
マイコンの動作例を示すタイミング波形図である。 ３・・・プログラムカウンタ、４・・・ＲＯＭ、５・・
・タイミング発生回路、７・・・選択回路、８．８′・
・・一致判定回路、９・・・プログラム命令変更手段、
９′・・・割込み制御回路、９″・・・切換回路、１０
・・・命令デコーダ、１６．１６’　・・・書換え可能
なメモリ。

Claims (1)

1. 【特許請求の範囲】 アドレスに対応してプログラム命令を記憶したリードオ
   ンリメモリと、 このリードオンリメモリの前記アドレスを指定するため
   のプログラムカウンタと、 前記プログラム命令のうち修正を要する修正アドレスを
   複数個記憶する書換え可能なメモリと、このメモリに記
   憶された複数の修正アドレスと前記プログラムカウンタ
   から出力されるアドレスとを前記プログラムカウンタの
   動作周波数よりも高い周波数で順次比較し、両者が一致
   したときに一致信号を出力する比較手段と、 この比較手段が出力する一致信号に応じて前記プログラ
   ム命令を変更するプログラム命令変更手段と を具備したことを特徴とするマイクロコンピュータ。