JPH0219954Y2

JPH0219954Y2 -

Info

Publication number: JPH0219954Y2
Application number: JP1981017934U
Authority: JP
Priority date: 1981-02-10
Filing date: 1981-02-10
Publication date: 1990-05-31
Also published as: JPS57132427U

Description

【考案の詳細な説明】

本考案は積層セラミツクコンデンサに関するも
のである。積層セラミツクコンデンサは、電子機器および
回路の高速化、小型化を高信頼度で促進する上
で、不可欠な部品として近年ますますその需要は
高まつている。この理由としては (1) 大容量値を有する高周波用積層セラミツクコ
ンデンサが、従来のタンタルコンデンサ、アル
ミ電解コンデンサ、フイルムコンデンサ等の他
のコンデンサよりも小型に形成できる。 (2) 電極面の構成上、内部インダクタンスが他の
コンデンサより小さく、このため他のコンデン
サよりも高い直列共振周波数（コンデンサの等
価回路は第１図に示すように容量分Ｃと抵抗分
Ｒとインダクタンス分Ｌの直列結合で表わされ
直列共振周波数は

【式】の値で与えられる。）を持つことになり高周波領域での
使用に適する。 (3) 積層セラミツクコンデンサが有する高周波で
の等価直列抵抗が、他のコンデンサが有する等
価直列抵抗よりも小さく、このため他のコンデ
ンサを使用した場合よりも電圧降下が少なく、
発熱量も小さい。従つて積層セラミツクコンデ
ンサを電子機器および回路に組み入れることは
電力的効率がよいばかりでなく、コンパクトに
組み入れても発熱にもとづく問題点が少なく信
頼性が高い。等の点が挙げられる。しかしその反面積層セラミツクコンデンサの等
価直列抵抗値が小さすぎるため、積層セラミツク
コンデンサと抵抗素子とを直列に接続する等の方
法で、積層セラミツクコンデンサのみでは不足の
等価直列抵抗値を補い、他のコンデンサが有する
等価直列抵抗値と同程度の大きさにしなければ使
用できない場合がある。以下等価直列抵抗値が小さすぎるために使用で
きない場合について説明する。近来の電子回路には、帰還の技術は不可欠であ
り、いかなる電子回路にも帰還の考え方が生かさ
れ回路の安定化が行なわれていると云つても過言
ではない。帰還回路は第２図に示すように入力信
号v₁を利得μ(f)を持つた増巾器で、できるだけ歪
みのないよう増巾するためにV₂の信号の１部を
β回路（通常は減衰器）を介して、増巾器への入
力に戻すよう回路構成され、フイートバツク回路
ともよばれる。回路は利得μβの位相角arg（μβ）
が｜arg（μβ）｜≧180゜で｜μβ｜≧１という２条件
が同時に成立するとき不安定になる。従つて回路
設計した結果が第３図の破線ａで示すように｜
μβ｜＝１（すなわちodB）となる周波数₁で位相が
−180゜を越えている場合は、｜μβ｜＝１となる周
波数で｜arg（μβ）｜＜180゜になるよう振幅特性あ
るいは位相特性を補償することが必要になる。補
償するためによく用いられる方法の１つは第４図
に示す位相遅れ回路を不安定な特性を持つ帰還回
路のμ回路あるいはβ回路に縦続に入れる方法で
ある。第４図の位相遅れ回路の電圧比は v_put／v_io＝R₂＋ｊ（ωL−１／ωC）／R₁＋R₂＋ｊ（
ωL−１／ωC）となり、振巾特性は

【式】となる。

【式】でありω≪１／Ｃ（R₁＋R₂）では｜ v_put／v_io｜≒１または

【式】であり１／Ｃ（R₁＋R₂）≪ω≪１／CR₂では｜v_put／v_io｜≒ １／ωC（R₁＋R₂）となりこれは―6dB／octの傾斜となる。また

【式】およびω≫１／CR₂の周波数では｜v_put／v_io｜≒R₂／R₁＋R₂となり周波数に無関係
に一定となる。以上を総合すると位相遅れ回路の振幅特性と位
相特性は第５図に示したようになる。従つて位相遅れ回路を第３図ａで示される不安
定な特性を持つ帰還回路のμ回路あるいはβ回路
に縦続に入れて、第３図の実線ｂに示すように｜
μβ｜＝１となる周波数₁で位相回転は180゜未満と
なる安定な回路とすることができる。（この場合
位相遅れ回路のR₁，R₂，Ｃの定数は適当に選定
することが必要である。）この方法は高域における利得を多少犠牲にして
補償を行なう方法であるため、帯域巾が補償前に
比較して狭くなる欠点があるが、設計が容易で安
定に動作するため、よく用いられる。以上、帰還回路を安定化する上において第４図
の位相遅れ回路が有効な回路であることを説明し
た。以上の説明から判るように位相遅れ回路を並用
した帰還技術を用いて電子回路を安定化するため
には、電子回路の周波数が高くなるほど、位相遅
れ回路を構成するコンデンサの容量値Ｃを抵抗値
R₂の積がより小さくなるよう、抵抗と容量を選
定する必要がある。また電子回路の周波数領域に
よつてはコンデンサの有する等価直列抵抗をR₂
として利用することによつて、R₂なる抵抗素子
を別個に用意しなくても位相遅れ回路を形成する
ことが可能なことも判る。 R₂なる抵抗素子を別個に用意しなくても所要
の位相遅れ回路がコンデンサの等価直列抵抗で代
替して形成できることは昨今急速に要求されてい
る電子回路の高密度実装、廉価を促進する上でき
わめて大きなメリツトとなる。すなわち抵抗素子
R₂の実装用スペースが不用になるばかりか、実
装用工数も省ける。前述したように積層セラミツクコンデンサの等
価直列抵抗値は従来の他のコンデンサの等価直列
抵抗値の数分の１程度と小さいため、他のコンデ
ンサを用いて形成された位相遅れ回路のコンデン
サ部を積層セラミツクコンデンサで代替するに
は、前述した容量値Ｃと抵抗値R₂の積を等価に
するために、容量値Ｃは一定のままで積層セラミ
ツクコンデンサと抵抗素子とを直列にする等の方
法で不足の等価直列抵抗値を補うか、あるいは別
個のコンデンサ等を用いて等価な回路構成を行な
わねばならない。積層セラミツクコンデンサは前
記したように、他のコンデンサよりも小型に形成
できるため、補正用抵抗あるいはコンデンサ等を
付加することが殆んど問題にならなくても実装用
工数を増加するという点で望ましくなく、等価直
列抵抗値が大きく積層セラミツクコンデンサの開
発が要請されている。ところで積層セラミツクコンデンサは、第６図
に示すようにセラミツク１、外部電極２，３、内
部電極４およびリード線５，６で構成されてお
り、積層セラミツクコンデンサの等価直列抵抗の
ほとんどは、外部電極、内部電極およびリード線
の抵抗によるものであることが知られている。従
つて積層セラミツクコンデンサの等価直列抵抗を
高めるために、外部電極部、内部電極部およびリ
ード線部の抵抗を高めた積層セラミツクコンデン
サの開発が試みられている。しかしいづれもリード線は第６図に示すように
２本（各外部電極に１本づつ）であるため、それ
を複数個用いて等価直列抵抗値は変えないで容量
値を大きくして使用するよう構成することは困難
であつた。すなわち例えば第６図に示した積層セ
ラミツクコンデンサをｎ個直列に接続するには、
リード線６を他の積層セラミツクコンデンサのリ
ード線５に電気的に接続することを順次行なえば
よいわけで、そのように構成することは困難では
ないが、等価直列抵抗はｎ倍に増加しても、容量
値はｎ分の１に減少して所要の目的を満たさな
い。所要の目的を満たすためには、ｎ個の積層セ
ラミツクコンデンサを容量分は並列に、抵抗分は
増えないように接続することが必要であり、その
ためには、外部電極２は他の（ｎ−１）個の外部
電極２とまた外部電極３は他の（ｎ−１）個の外
部電極３と、他の導体を用いて電気的に接続しな
ければならないし、また他の（ｎ−１）個のリー
ド線５および６は不要なので切り取らなければな
らねい。電気的な接続を迅速に行なう場合、通常
半田付けによる方法が用いられるが、熱的条件が
不十分であると（半田の熱が高すぎたり、あるい
は加熱時間が長かつたりすると）、外部電極とセ
ラミツク間に剥離を生じ使用不能になつたりある
いは信頼性が低下する原因となる。このため半田
付けする場合は積層セラミツクコンデンサの熱的
条件を十分検討した上で迅速に行なうことが必要
であり、さらに積層セラミツクコンデンサは小型
であるというメリツトを損なわないよう行なうの
が好ましく、これらの条件を満たすには、通常は
可成りの訓練を必要とする。本考案による積層セ
ラミツクコンデンサは、内部電極および外部電極
の金属に比べて同等の電気抵抗を有する金属から
なるリード線と前記リード線より高い電気抵抗を
有するリード線を一対の外部電極のそれぞれに取
付けたものである。この積層セラミツクコンデン
サは等価直列抵抗を増加させずに容量のみを増加
させる効果がある。第７図は本考案の一実施例を説明するための図
で、ａは正面から見た場合の、またｂは側面から
見た場合の断面図、７は14mm×12mm×５mmの形状
を有し、等価直列抵抗が1.1ｍΩ、容量値が200μF
の積層セラミツクコンデンサ、８は積層セラミツ
クコンデンサを構成する外部電極、９は半田、１
０は0.8mmφ×12mmの形状を有するカルマ線〔76
％Ni−20％Cr−残部（Fe＋Al）〕、１１は銅線で
カルマ線と１４で溶接されて、20mm×20mm×10mm
の形状を有するモールド部１３からリード線とし
て取り出されている。ｂ図は外部電極部分へのリ
ード線の取り付け方法を示したもので、外部電極
８には0.8mmφ×16mmの形状を有する銅線１２が
半田９で取り付けられ、モールド部１３からもう
一つの外部電極と取り出されている。もう一方の
外部電極へのリード線の取り付け方法も同様であ
る。本実施例の積層セラミツクコンデンサは
200KHz帯の電源の位相遅れ回路部に使用するコ
ンデンサとして開発したもので、等価直列抵抗値
が12ｍΩ、容量値が200μFの電気的特性を有する
ほか、形状も従来使用されていたアルミ電解コン
デンサの1/8と小型である。本実施例の積層セラ
ミツクコンデンサを２つ用いて、等価直列抵抗値
が12ｍΩ、容量値が400μFの電気的特性を有す
る、200KHz帯の電源の位相遅れ回路部に使用す
るコンデンサは容易に構成できた。まず、内部電
極および外部電極の金属に比べて同等の電気抵抗
を有する金属からなるリード線（第７図１２）を
用いて第１と第２のコンデンサを並列に接続す
る。次に第２のコンデンサに取付けられた前記リ
ード線より高い電気抵抗を有するリード線（第７
図の１０と１１からなるリード線）をモールド部
で切断する。最後に第１のコンデンサに残つた
「高い電気抵抗を有するリード線」をこの２個の
積層セラミツクコンデンサからなる新たなコンデ
ンサのリード線とする。このようにして等価直列
抵抗を変化させずに、容量を２倍にすることがで
きる。なお前記第２のコンデンサの「高い電気抵
抗を有するリード線」の切断の例を示したが、実
際の使用に障害にならないように絶縁することも
できる。以上の実施例から明らかなように、本考案の積
層セラミツクコンデンサは、ｎ個の積層セラミツ
クコンデンサを用いて、容量分の増加が容易に行
なえる優れたコンデンサである。

【図面の簡単な説明】

第１図はコンデンサの等価回路、第２図は帰還
回路のブロツクダイヤグラム、第３図は帰還回路
の利得と位相の説明図、第４図は位相遅れ回路、
第５図は位相遅れ回路の利得と位相を示す図、第
６図は積層セラミツクコンデンサの構成を示す
図、第７図は本考案の一実施例を説明するための
図である。第６図において、１はセラミツク、２
および３は外部電極、４は内部電極、５および６
はリード線、第７図において７は積層セラミツク
コンデンサ、８は外部電極、９は半田、１０はカ
ルマ線、１１および１２は銅線、１３はモールド
部、１４は溶接部である。

Claims

【実用新案登録請求の範囲】

積層セラミツクコンデンサにおいて、内部電極
および外部電極の金属に比べて同等の電気抵抗を
有する金属からなるリード線と前記リード線より
高い電気抵抗を有するリード線を一対の外部のそ
れぞれに取付けたことを特徴とする積層セラミツ
クコンデンサ。