JPS6233302Y2 - - Google Patents

Description

【考案の詳細な説明】

本考案は積層セラミツクコンデンサーに関する
ものである。 積層セラミツクコンデンサーは、電子機器およ
び回路の高速化、小型化を高信頼度で促進する上
で、不可欠な部品として近年ますますその需要は
高まつている。この理由としては、 １ 大容量値を有する高周波用積層セラミツクコ
ンデンサーが、従来のタンタルコンデンサー、
アルミニウム電解コンデンサー、フイルムコン
デンサー等の他のコンデンサーよりも小型に形
成できる。 ２ 電極面の構成上、内部インダクタンスが他の
コンデンサーより小さい。このため他のコンデ
ンサーよりも高い直列共振周波数（コンデンサ
ーの等価回路は第１図に示すように、容量分Ｃ
と抵抗分Ｒとインタクタンス分Ｌの直列結合で
表わされ直列共振周波数は

【式】の 値で与えられる。）をもつことになり高周波領域
での使用に適する。 ３ 積層セラミツクコンデンサーが有する高周波
での等価直列抵抗は、他のコンデンサーが有す
る等価直列抵抗よりも小さい。このため、他の
コンデンサーを使用した場合よりも電圧降下が
少なく、発熱量も小さい。従つて積層セラミツ
クコンデンサーを電子機器および回路に組み入
れることは、電力的効率がよくなるばかりでな
く発熱にもとづく問題点が少ないためコンパク
トに実装したとしても高い信頼性が得られる。 等々の利点が挙げられる。 しかしその反面、積層セラミツクコンデンサー
の等価直列抵抗値が小さすぎる場合もあり、この
ときはそれが欠点として作用することにもなる。
例えば、積層セラミツクコンデンサーと抵抗素子
とを直列に接続する等の方法で積層セラミツクコ
ンデンサーのみでは不足する等価直列抵抗値を補
い、他のコンデンサーが有する等価直列抵抗値と
同程度の大きさにしなければ使用できない場合が
あるわけである。 以下等価直列抵抗値が小さすぎるために不満足
な結果を招いている場合について説明し、その解
決手段を考えることにする。 近来の電子回路には帰還の技術は不可欠であ
り、いかなる電子回路にも帰還の考え方が生かさ
れ回路の安定化が行われていると云つても過言で
はない。帰還回路は通常第２図に示すように構成
される。すなわち、入力信号V₁を利得μ（）
を持つた増幅器でできるだけひずみを生じないよ
うに増幅しようとするときに、その出力V₂の信
号の１部をβ回路（通常は減衰器）を介して前記
増幅器への入力に戻すように回路構成するのであ
る。このβ回路を通常フイートバツク回路と呼ん
でいる。回路は利得μβの位相角arg（μβ）が
｜arg（μβ）｜≧180゜でかつ｜μβ｜≧１とい
う２条件が同時に成立するときに不安定になる。
従つて、回路設計した結果が第３図の破線ａで示
すように｜μβ｜＝１（すなわちOdB）となる周
波数_１で位相が−180゜をこえている場合は｜
μβ｜＝１となる周波数で｜arg（μβ）｜＜180
゜になるように振幅特性あるいは位相特性を補償
することが必要になる。この補償のためによく用
いられる方法の１つは、例えば第４図に示すよう
に、位相遅延回路を不安定な特性をもつμ回路あ
るいはβ回路に縦続に入れる方法である。 第４図の位相遅延回路の電圧比は となり、 振幅特性は となる。

【式】であり、かつω≪１／Ｃ（Ｒ_１＋Ｒ_２）のとき は ｜Ｖｏｕｔ／Ｖｉｎ｜≒１ となる。 また

【式】であり、かつ １／Ｃ（Ｒ_１＋Ｒ_２）≪ω≪１／ＣＲ_２のときは ｜Ｖｏｕｔ／Ｖｉｎ｜≒１／ωＣ（Ｒ_１＋Ｒ_２） となり、これは−6dB／オクターブの傾斜とな
る。 また

【式】のとき、およびω≫１／ＣＲ_２のと きは｜Ｖｏｕｔ／Ｖｉｎ｜≒Ｒ_２／Ｒ_１＋Ｒ_２ となり周波数に無関係に一定となる。 以上を総合すると位相遅延回路の振幅特性と位
相特性は第５図に示したようになる。 従つて位相遅延回路を、第３図ａに示したよう
な不安定な特性をもつμ回路あるいはβ回路に縦
続に入れることにより、第３図の実線ｂに示すよ
うに｜μβ｜＝１となる周波数_１で位相回転は
180゜未満となる安定な回路に変換することがで
きる。この場合、位相遅延回路のR₁，R₂，Ｃの
定数は適当に選定することができる。 この方法は高周波数域における利得を多少犠性
にして補償を行う方法であるため、帯域幅が補償
前に比較して狭くなる欠点はあるが、設計が容易
で安定に動作するためよく用いられる。 以上、帰還回路を安定化する上において第４図
の位相遅延回路が有効な回路であることを説明し
た。 以上の説明からも判るように、位相遅延回路を
併用した帰還技術を用いて電子回路を安定化する
ためには、電子回路の周波数が高くなるほど、位
相遅延回路を構成するコンデンサーの容量値Ｃと
抵抗値R₂との積がより小さくなるように抵抗と
容量を選定する必要がある。また電子回路の周波
数領域によつてはコンデンサーの有する等価直列
抵抗をR₂として利用することによつて、R₂なる
抵抗素子を別個に用意しなくても位相遅延回路を
形成することが可能なことも判る。R₂なる抵抗
素子を別個に用意しなくても所要の位相遅延回路
がコンデンサーの等価直列抵抗で代替して形成で
きることは、昨今急速に要求されている電子回路
の高密度実装化及び低価格化を促進する上できわ
めて大きなメリツトとなる。すなわち、抵抗素子
R₂の実装用スペースが不用になるばかりか実装
に要する工数も省けるわけである。しかし前述し
たように積層セラミツクコンデンサーの等価直列
抵抗値は従来の他のコンデンサーの等価直列抵抗
値の数分の１程度と小さいため、他のコンデンサ
ーを用いて形成された位相遅延回路のコンデンサ
ー部を積層セラミツクコンデンサーで代替するに
は、前述した容量値Ｃと抵抗値R₂との積を等価
にするために、容量値Ｃは一定のままで積層セラ
ミツクコンデンサーと抵抗素子とを直列にする等
の方法で不足の等価直列抵抗値を補うかあるいは
別個のコンデンサー等を用いて等価な回路構成を
行わねばならない。しかしこれでは、積層セラミ
ツクコンデンサーであれば他のコンデンサーによ
るよりも小型にできるという利点を殺してしまう
ことになるので好ましくない。また例え補正用抵
抗あるいはコンデンサー等を付加することがスペ
ース的には殆んど問題にならないとしても、それ
を実施するに要する工数が増加するという点で望
ましいことではない。以上のような事情を総合的
に勘案すると、等価直列抵抗値が大きい積層セラ
ミツクコンデンサーの開発が是非とも必要になつ
てくるわけである。 ところで従来の積層セラミツクコンデンサーに
おいてその等価直列抵抗は、積層セラミツクコン
デンサーを構成する内部電極、外部電極およびリ
ード線の抵抗が主な要素になつていることが知ら
れている。従つて積層セラミツクコンデンサーの
等価直列抵抗を高める一つの方法として、リード
線部の抵抗値を高めて行うという考え方が成り立
つわけである。なぜならリード線として適当な比
抵抗を有する線状材料を適当な長さと断面積とを
選定することによつて任意に可変にできるわけ
で、所要の抵抗値を得ることに積層セラミツクコ
ンデンサー本体について何らの変更をも要しない
等々の利点があり、しかもその実施もまた簡単で
ある。線状材料の抵抗Ｒは、よく知られているよ
うに金属の抵抗率ρと断面積Ｓおよび長さｌとの
間にＲ＝ρ・ｌ／Ｓなる関係がある。従つて高密度実 装化を実現するためにリード線の形状をできるだ
け小型化しようとするならば、大きな抵抗率を有
する材料を選定して断面積を小さくする方が効率
がよい。しかしリード線として必要な機械的強度
が不足するところまでその断面積を小さくするわ
けにはいかない。リード線の機械的強度が不足す
ると例えばリード線の切断やリード線がアースラ
イン等の他の電気信号ラインと接触する等々の幣
害が生ずる恐れが考えられるからである。従つて
リード線部の抵抗値を高めて所要の等価直列抵抗
を得るという方法は、一方ではリード線としての
機械的強度も保障した上で実施しなければならな
いわけで、リード線の断面積を小さく選定するに
も自ずと限界がある。しかしリード線長を長く選
定することもまた限度があり、あまりに長いこと
はやはり高密度実装の妨げになる。 本考案はこのような種々の問題点を解決するも
のであつて、積層セラミツクコンデンサーを構成
するセラミツクのブロツク部の一部に所謂外部電
極とは別個の取り出し電極部が少くとも１個設け
られ、対応する前記外部電極と前記取り出し電極
部との間が内部電極あるいは外部電極のいずれよ
りも高い電気抵抗を有する抵抗材料で接続され、
所謂リード線の少なくとも一方はこの取り出し電
極部から出ている、ことを特徴とする積層セラミ
ツクコンデンサーである。 本考案によるときは、所望の抵抗を従来のリー
ド線によらずに任意の値に調整して実現できるの
で、リード線を取り扱いが不便なものとすること
なく、その取り扱いの点からもまた好都合なよう
にリード線を独立して設計できる利点がある。本
考案の採用によつて製品の小型化が妨げられない
点もまた重要な利点の１つである。 以下、実施例を用いて本考案を更に具体的に詳
細に説明する。 第６図は本発明の一実施例を説明するためのも
ので、同図ａは側面からみた場合のまた同図ｂは
正面から見た場合の構造の概略を示す模式図であ
る。図中、１は14mm×12mm×５mmの形状を有し等
価直列抵抗が1.1mΩ、容量値が200μＦの積層セ
ラミツクコンデンサー本体、２は積層セラミツク
コンデンサーの外部電極、３はハンダ等の導電性
接着剤、４はリード線を取りつけるために本考案
で新設した取り付け電極、６は0.2mmφ×4.4mmの
形状を有するマンガニン線で構成され、等価直列
抵抗を所望の値に調整する本考案で新設した抵抗
材料、５は0.8mmφの銅線で構成されたリード
線、７は18mm×18mm×10mmの形状を有するモール
ド部である。 本実施例の積層セラミツクコンデンサーは、
200KHz帯の電源の位相遅延回路部に使用するコ
ンデンサーとして開発したもので、等価直列抵抗
値が15mΩ、容量値が200μＦの電気的特性を有
し、位相遅延回路部に組み入れて使用して良い成
績を得た。本実施例の積層セラミツクコンデンサ
ーと同等の等価直列抵抗値を有する積層セラミツ
クコンデンサーをいわゆる“リード線部の抵抗値
を高めて所要の等価直列抵抗を得る”というタイ
プの積層セラミツクコンデンサーで代替するに
は、所要の等価直列抵抗を得るために35mmの長さ
のリード線（材質は本実施例と同等のマンガニン
線で線径は0.8mmφ）を２つの外部電極にそれぞ
れ取りつけることが必要で、モールドした場合の
大きさが本実施例の積層セラミツクコンデンサー
に比べて約２倍程度大きなものを用いねばならな
い。 以上の実施例からも明らかなように本考案の積
層セラミツクコンデンサーは、その目的に合致し
充分な機能を発揮する優秀なものである。 なお上記実施例では、リード部の抵抗値は無視
できるようリード部の材質と形状を選定して構成
してあるが、所望する抵抗値の一部をリード部に
分担させるようリード部の材質と形状を選定して
本考案の積層セラミツクコンデンサーを構成する
ことが可能なことはいうまでもない。

【図面の簡単な説明】

第１図はコンデンサーの等価回路、第２図は帰
還回路のブロツクダイヤグラム、第３図は帰還回
路の利得と位相の説明図、第４図は位相遅延回路
の基本構成図、第５図は位相遅延回路の利得と位
相を示した図、第６図は本考案の一実施例を説明
するための模式図である。図中、１は積層セラミ
ツクコンデンサー本体、２は外部電極、３はハン
ダ等の導電性接着剤、４は本考案で新設した取り
出し電極、５はリード線、６は本考案で新設した
抵抗材料、７はモールド部、をそれぞれ示す。

Claims (1)

【実用新案登録請求の範囲】
1. 積層セラミツクコンデンサーを構成するセラミ
   ツクのブロツク部の一部に所謂外部電極とは別個
   の取り出し電極部が少なくとも１個設けられ、対
   応する前記外部電極と前記取り出し電極部との間
   が内部電極あるいは外部電極のいずれよりも高い
   電気抵抗を有する抵抗材料で接続され、所謂リー
   ド線の少なくとも一方はこの取り出し電極部から
   出ている、ことを特徴とする積層セラミツクコン
   デンサー。