JPS6311701Y2 - - Google Patents

Description

【考案の詳細な説明】

本考案は積層セラミツクコンデンサーに関する
ものである。 積層セラミツクコンデンサーは、電子機器およ
び回路の高速化、小型化を高信頼度で促進する上
で、不可欠な部品として近年ますますその需要は
高まつている。この理由としては、 １ 大容量値を有する高周波用積層セラミツクコ
ンデンサーが、従来のタンタルコンデンサー、
アルミニウム電解コンデンサー、フイルムコン
デンサー等の他のコンデンサーよりも小型に形
成できる。 ２ 電極面の構成上、内部インダクタンスが他の
コンデンサーより小さい。このため他のコンデ
ンサーよりも高い直列共振周波数（コンデンサ
ーの等価回路は第１図に示すように、容量分Ｃ
と抵抗分Ｒとインダクタンス分Ｌの直列結合で
表わされ直列共振周波数は

【式】 の値で与えられる。）をもつことになり、高周波
領域での使用に適する。 ３ 積層セラミツクコンデンサーが有する高周波
での等価直列抵抗は、他のコンデンサーが有す
る等価直列抵抗よりも小さい。このため、他の
コンデンサーを使用した場合よりも電圧降下が
少なく、発熱量も小さい。従つて積層セラミツ
クコンデンサーを電子機器および回路に組み入
れることは、電力的効率がよくなるばかりでな
く発熱にもとづく問題点が少ないためコンパク
トに実装したとしても高い信頼性が得られる。 等々の利点が挙げられる。 しかしその反面、積層セラミツクコンデンサー
の等価直列抵抗値が小さすぎる場合もあり、この
ときはそれが欠点として作用することにもなる。
例えば、積層セラミツクコンデンサーと抵抗素子
とを直列に接続する等の方法で積層セラミツクコ
ンデンサーのみでは不足する等価直列抵抗値を補
い、他のコンデンサーが有する等価直列抵抗値と
同程度の大きさにしなければ使用できない場合が
あるわけである。 以下等価直列抵抗値が小さすぎるために不満足
な結果を招いている場合について説明し、その解
決手段を考えることにする。 近来の電子回路には帰還の技術は不可欠であ
り、いかなる電子回路にも帰還の考え方が生かさ
れ回路の安定化が行なわれていると云つても過言
ではない。帰還回路は通常第２図に示すように構
成される。すなわち、入力信号V₁を利得μ（）
を持つた増幅器でできるだけひずみを生じないよ
うに増幅しようとするときに、その出力V₂の信
号の１部をβ回路（通常は減衰器）を介して前記
増幅器への入力に戻すように回路構成するのであ
る。このβ回路を通常フイードバツク回路と呼ん
でいる。回路は利得μβの位相角arg（μβ）が｜arg
（μβ）｜≧180゜でかつ｜μβ｜≧１という２条件が
同時に成立するときに不安定になる。従つて、回
路設計した結果が第３図の破線ａで示すように｜
μβ｜＝１（すなわち0d_B）となる周波数₁で位相が
−180゜をこえている場合は、｜μβ｜＝１となる周
波数で｜arg（μβ）｜＜180゜になるように振幅特性
あるいは位相特性を補償することが必要になる。
この補償のためによく用いられる方法の１つは、
例えば第４図に示すように、位相遅延回路を不安
定な特性をもつμ回路あるいはβ回路に縦続に入
れる方法である。 第４図の位相遅延回路の電圧比は Vout／Vin＝R₂＋ｊ（ωL−１／ωc）／R₁＋R₂＋ｊ
（ωL−１／ωc） となり、振幅特性は となる。

【式】でありかつω≪１／Ｃ（R₁＋R₂） のときは ｜Vout／Vin｜≒１ となる。 また

【式】でありかつ１／Ｃ（R₁＋R₂）≪ ω≪１／CR₂のときは ｜Vout／Vin｜≒１／ωC（R₁＋R₂） となりこれは−6d_B／オクターブの傾斜となる。 また

【式】のとき、およびω≫１／CR₂ のときは ｜Vout／Vin｜≒R₂／R₁＋R₂ となり周波数に無関係に一定となる。 以上を総合すると位相遅延回路の振幅特性と位
相特性は第５図に示したようになる。 従つて位相遅延回路を第３図ａに示したような
不安定な特性をもつμ回路あるいはβ回路に縦続
に入れることにより、第３図の実線ｂに示すよう
に｜μβ｜＝１となる周波数₁で位相回転は180゜未
満となる安定な回路に変換することができる。こ
の場合、位相遅延回路のR₁，R₂，Ｃの定数は従
来技術の教えるところに従い適当に選定すること
ができる。 この方法は高周波数域における利得を多少犠性
にして補償を行なう方法であるため、帯域幅が補
償前に比較して狭くなる欠点はあるが、設計が容
易で安定に動作するためよく用いられる。 以上、帰還回路を安定化する上において第４図
の位相遅延回路が有効な回路であることを説明し
た。 以上の説明からも伴るように、位相遅延回路を
併用した帰還技術を用いて電子回路を安定化する
ためには、電子回路の周波数が高くなるほど、位
相遅延回路を構成するコンデンサーの容量値Ｃと
抵抗値R₂との積がより小さくなるように容量と
抵抗を選定する必要がある。また電子回路の周波
数領域によつてはコンデンサーの有する等価直列
抵抗をR₂として利用することによつて、R₂なる
抵抗素子を別個に用意しなくても位相遅延回路を
形成することが可能なことも判る。 R₂なる抵抗素子を別個に用意しなくても所要
の位相遅延回路がコンデンサーの等価直列抵抗が
代替して形成できることは、昨今急速に要求され
ている電子回路の高密度実装化及び低価格化を促
進する上できわめて大きなメリツトとなる。すな
わち、抵抗素子R₂の実装用スペースが不用にな
るばかりか実装に要する工数も省けるわけであ
る。しかし前述したように、積層セラミツクコン
デンサーの等価直列抵抗値は従来の他のコンデン
サーの等価直列抵抗値の数分の１程度と小さいた
め、他のコンデンサーを用いて形成された位相遅
延回路のコンデンサー部を積層セラミツクコンデ
ンサーで代替するには、前述した容量値Ｃと抵抗
値R₂との積を等価にするために容量値Ｃを一定
のままとするときは積層セラミツクコンデンサー
と抵抗素子とを直列にする等の方法で不足の等価
直列抵抗値を補うかあるいは別個のコンデンサー
等を用いて等価な回路構成を行なわねばならな
い。しかしこれでは、積層セラミツクコンデンサ
ーであれば他のコンデンサーによるよりも小型に
できるという利点を殺してしまうことになるので
好ましくない。また例え補正用抵抗あるいはコン
デンサー等を付加することがスペース的には殆ん
ど問題にらならいとしても、それを実施するに要
する工数が増加するという点で望ましいことでは
ない。以上のような事情を総合的に勘案すると、
等価直列抵抗値が大きい積層セラミツクコンデン
サーの開発が是非とも必要になつてくるわけであ
る。 本考案は、かかる要請を可能な限り簡便に、し
かも積層セラミツクコンデンサー本体には何らの
変更をも加えないで実現するために工夫されたも
のであり、その特徴はリード線にある。すなわ
ち、導電材料で被覆した抵抗材料をリード線とし
て用いるに、前記被覆を全表面には施さず、この
否被覆部によつて所定の抵抗を付与していること
を特徴とした積層セラミツクコンデンサーであ
る。 以下、実施の一例を用いて本考案を詳細に説明
する。 第６図は本考案の一実施例を説明するための模
式図で１は14mm×12mm×５mmの直方体状に構成し
た積層セラミツクコンデンサーの本体である。内
部電極はこの中に埋め込まれており図には現われ
ていない。ここに図示したのは等価直列抵抗が
1.1ｍΩで、容量値が200μFであつた。２は外部電
極、３はハンダ等の導電性接着剤である。４及び
５で構成されているのが本考案を特徴付けるリー
ド線であり、この実施例では４は0.8mmφ×12mm
φの形状を有するカルマ線〔76％Ni−20％Cr−
残部（Fe＋Al）〕、５は表面がスズメツキされた
内径1.0mm、外径2.0mmの筒状の銅被覆である。
４′はこの銅被覆を施していないリード線部分で
あり、積層セラミツクコンデンサーの等価直列抵
抗の主な調整はこの部分で行つている。６はモー
ルド部であり、この実施例では大略20mm×20mm×
10mmの形状を有している。本実施例の積層セラミ
ツクコンデンサーは200KHz帯のスイツチング電
源の位相遅延回路部に使用するコンデンサーとし
て開発したもので、等価直列抵抗値が12ｍΩ、容
量値が200μFの電気的特性を有し、この形状は従
来使用されていたアルミニウム電解コンデンサー
の約1/8と小型である。 本考案の利点の１つに、得られる等価直列抵抗
値のばらつきが小さいものを効率よく製造できる
ことがある。この点について上記実施例に基いて
説明すると次のようである。すなわち、銅管５の
抵抗はカルマ線４の抵抗に比較してはるかに小さ
く、単位長あたり約30分の１程度にできる。した
がつて４及び５で構成される本考案のリード線部
の抵抗の大部分は銅管５で被覆されていない４′
部分のカルマ線の抵抗によつて殆んどきまる。従
つて、コンデンサーの等価直列抵抗値のばらつき
を小さくおさえるためには、銅管５で被覆されて
いない部分４′の長さのばらつきが小さくなるよ
うにあらかじめ銅管５とカルマ線４とを１体化し
ておき、その後に、銅管５で被覆されないカルマ
線部４′と外部電極２が接触しないように、ハン
ダ等の導電性接着剤３を用いて一体化すればよ
い。銅管５で被覆されない部分４′の長さのばら
つきは、銅管５及びカルマ線４の寸法精度とそれ
らの組立て精度によるものであるが、銅管５とカ
ルマ線４をあらかじめ１体化するのであれば±
0.1mm程度の精度におさえることは容易である。 本実施例では、４′部分の長さに相当するスペ
ーサを利用して所定の間隔で銅管をカルマ線に挿
入しながらハンダで固定して４及び５の一体化を
実施した。そしてこのようにして製作したリード
線を用いて前記仕様の積層セラミツクコンデンサ
ーを1000個製作したところその全てを12.0±0.5
ｍΩの範囲におさめることができた。 本実施例では、コンデンサーの使用電流が比較
的大きな用途にも用いられるように銅管５の肉厚
を大きくとつたが、使用電流が比較的小さく発熱
等による熱的問題が心配されない場合には、銅管
５の肉厚を更に薄くでき、場合によつては、カル
マ線４に銅管５をかぶせる代わりに、必要な部分
に銅、スズ等を蒸着したり鍍金したりして被覆す
ることによつても、本実施例と同じ効果が得られ
ることはいうまでもない。あるいはまた、挿入し
た銅管５を一体化するのに、ハンダ固定ではなく
機械的にかしめる手段が有効な場合もある。しか
し、個別に切断したカルマ線と銅線とを用意し、
溶接によつて両者を１体化する方法は、製造効率
が悪い上±0.5mm程度の精度を維持することにも
かなり困難があつた。 以上の実施例からも明らかなように、本考案に
よれば、適当な電気抵抗率を有する材料を選び形
状を適当に選定してリード線を構成し、このリー
ド線を外部電極の一方又は両方にとりつけること
によつて、所要の等価直列抵抗値を有ししかも従
来の他のコンデンサーよりも小型な積層セラミツ
クコンデンサーが容易に製造できる。また本考案
において導電材料及び抵抗材料を何ら特定する必
要がないのは当然である。

【図面の簡単な説明】

第１図はコンデンサーの等価回路、第２図は帰
還回路のブロツクダイヤグラム、第３図は帰還回
路の利得と位相の説明図、第４図は位相遅延回路
の基本構成図、第５図は位相遅延回路の利得と位
相を示した図、第６図は本考案の一実施例の概略
構成を説明するための模式図である。第６図にお
いて１は積層セラミツクコンデンサー本体、２は
外部電極、３はハンダ等の導電性接着剤、４はカ
ルマ線、５は銅被覆、６はモールド部、４′は銅
被覆のない部分、をそれぞれ示している。

Claims (1)

【実用新案登録請求の範囲】
1. 導電材料で被覆した抵抗材料をリード線として
   用いるに、前記被覆を全表面には施さず、この否
   被覆部によつて所定の抵抗を付与していることを
   特徴とした積層セラミツクコンデンサー。