JPH0220034B2

JPH0220034B2 -

Info

Publication number: JPH0220034B2
Application number: JP58050231A
Authority: JP
Inventors: Kazuyuki Sumita; Yasuharu Tomita
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-03-24
Filing date: 1983-03-24
Publication date: 1990-05-07
Also published as: JPS59175283A

Description

【発明の詳細な説明】本発明は、フアクシミリ符号化回路に関し、特
に、画情報をMR（モデイフアイドリード）方式
等の２次元符号化を行うフアクシミリ装置の符号
化回路において、入力バツフアに２ライン相当の
ラインメモリを有し、符号化ラインの書込み用ラ
インメモリのアドレス値を参照ラインの読み出し
用ラインメモリのアドレスカウンタにロードする
ことによつて、参照ラインの変化点の検出の高速
化を計り、高速動作が可能な２次元符号化回路に
関する。

従来、上述したような、高速動作を目的とした
２次元符号化回路は、ハードウエア構成となつて
いるのが一般的であり、高速動作を実現できても
実装規模の増大により消費電力、放熱等の問題を
生じ、回路自体の汎用性が低い等の欠点を有して
いる。このような問題には、マイクロプロセツサ
によるフアームウエアを用いることで対処できる
が、処理速度が遅く本来の目的を達し得ない。

本発明では、上記技術に着目しており、符号化
プロセスの大部分を超高速マイクロプログラムシ
ーケンサを用いることで上述したハードウエア構
成の符号化回路の欠点を大幅に改善し、かつ高速
処理の可能な符号化回路を実現している。

第１図にMR（モデイフアイドリード）方式に
よる従来のハードウエア構成の高速符号化回路の
ブロツク構成を示す。

第１図中の１１は符号化器の読み出しクロツク
によつて制御可能なメモリ装置又はCCDスキヤ
ナを表わす。１２，１３は１走査線分の情報を蓄
えるラインメモリである。これらはモード制御回
路３１からの制御信号（Ｒ／Ｗ）でセレクタ１
７、セレクタ１８、セレクタ１９、セレクタ２０
によつて読み出しアドレスカウンタ（RAC）２
１と書き込みアドレスカウンタ（WAC）２２が
切りかえられ、一方には符号化ラインの画情報が
入力され、他方から参照ラインの画情報が読み出
される。１４は、メモリ或いはスキヤナ１１から
の画情報を１画素づつ受けとり、その色が１つ前
の画素の色と異なつているか否かを判定する符号
化ライン（現ライン）の変化点検出回路である。
又、１５はラインメモリ１２又はラインメモリ１
３に記憶された参照ラインの画情報をセレクタ１
８を通して受けとり、その画情報中の画素の変化
点を検出する参照ラインの変化点検出回路であ
る。１６は読み出しアドレスカウンタ２１のアド
レス値を反転させる反転ゲート、２４はメモリ或
いはスキヤナ１１の読み出しクロツクを符号化ラ
インの変化点検出時又は同ラインの有効画素数読
み出し終了時（１走査終了時）に禁止するAND
ゲート、２６は読み出しアドレスカウンタ２１の
動作を参照ラインの変化点検出時又は参照ライン
の有効画素数読み出し終了時に禁止するORゲー
トをそれぞれ示す。２３は、書込みアドレスカウ
ンタ２２のアドレス値と読み出しアドレスカウン
タ２１のアドレス値の反転値との差を算出するた
めの加算器であり、加算器２３の出力は、比較器
２７に入力され、この比較器２７において加算器
２３の出力値が４以上であるか、１以上である
か、０であるか、−１以下であるか、−４以下であ
るかが判定され、その判定結果はモード制御回路
３１に出力される。２８は読み出しアドレスカウ
ンタ２１のアドレス値と書き込みアドレスカウン
タ２２のアドレス値を切り変えるセレクタ、２９
は相対アドレス値を算出するためのアドレスラツ
チ、３０は反転器、３２は相対アドレス値を算出
する加算器をそれぞれ示す。

３１は、相対アドレス値からMR（モデイフア
イドリード）符号化方式の垂直、水平、パスの各
モード及びEOLを判定し、符号送出制御回路３
３に対して符号化要求を行うために、各種の制御
信号を発生するモード制御回路である。３８は読
み出しアドレス値から有効参照ライン終了を検出
する回路、３９は書き込みアドレス値から有効符
号化ライン終了を検出する回路をそれぞれ示す。
３４はモード制御回路３１から出力される符号化
モード2bit（パスモード、垂直モード、水平モー
ド、EOLを表わす）と垂直モード時の相対アド
レス4bit、水平モード時の相対アドレス上位6bit
及び下位6bitの３種の信号を、符号送出制御回路
３３から出力される2bit信号（ランレングス
（RL）／符号化モード、ランレングス時のメイク
アツプ／ターミネイト（Ｍ／Ｔ））によつて切り
かえるセレクタである。３５はモード符号（Ｖ、
Ｈ、Ｐ、EOL）、ランレングス符号及び各符号長
を発生させるROM、３６はROM３５で割り当
てた符号のパラレルシリアル変換を行うシフトレ
ジスタをそれぞれ示す。３７は、ROM３５で割
り当てた可変長符号の符号長を計測するカウンタ
であり、シフトレジスタ３６がシリアルデータの
送出を完了したことを符号送出制御回路３３に通
知する。３３はモード符号（Ｖ、Ｐ、Ｈ）、EOL
符号及びランレングス符号を送出するための各種
の制御パルスを発生する符号送出制御回路であ
る。

第１図のブロツク図中のモード制御回路３１の
動作フローは、第２図に示すように、１ラインの
始めに読み出しアドレスカウンタ２１と書込みア
ドレスカウンタ２２のアドレスを０に設定するの
と同時に、符号化ライン変化点検出回路１４、参
照ライン変化点検出回路１５に基準画素として白
画素を設定する。次に、符号送出制御回路３３へ
EOLを示すモード信号を出し、符号送出要求を
“ON”にし、符号送出応答信号が“ON”になる
のを待つ。同信号が“ON”になると、符号化ラ
イン変化点要求及び参照ライン変化点要求信号を
“ON”にし、書込みアドレスカウンタ２２及び
読み出しアドレスカウンタ２１を動作させ、メモ
リ１１から画情報を読み出す。符号化ライン上の
変化点が検出されると、符号化ライン変化点検出
回路１４は検出信号を“ON”にして、モード制
御回路３１に通知すると共に、書き込みアドレス
カウンタ２２の動作及びメモリ１１の読み出しを
中止する。又、参照ライン変化点検出回路１５も
同様に、変化点を検出すると、検出信号を
“ON”にし、モード制御回路３１に通知すると
共に、読み出しアドレスカウンタ２１の動作を止
める。ここで、変化点が検出される前に１ライン
が終了した場合には、その時点で変化点が検出さ
れたとして次の動作へ移行する。

モード制御回路３１は、符号化ライン、参照ラ
インの２つの変化点検出信号がともに“ON”の
状態になつた時点で比較器２７の出力信号を調
べ、 (1) ＋３より大きい場合（第２ａ図状態）参照ライン変化点要求信号を“ON”にして
参照ラインの変化点検出信号が“ON”になつ
た時点で、さらに比較器２７の出力信号を調
べ、 (イ) 比較回路２７の出力が０より大きいとき
（第２ａ図の状態）パスモードと判定し、符号送出制御回路３
３に対してパスモードを表わす信号を出力
し、符号送出要求信号を出力し、符号送出制
御回路３３からの符号送出応答が“ON”に
なるのを待つ。符号送出応答が“ON”にな
つた時点で、次の符号化に備えてセレクタ２
８を読み出し、アドレス側に切り変えて読み
出しアドレス値をラツチ回路２９にラツチす
る。ここで、モード制御回路３１は参照ライ
ン変化点要求信号を“ON”にして第２ａ図
の状態へもどる。

(ロ) 比較回路２７の出力信号が０以下のとき
（第２ａ図の状態）水平モードと判定し、符号送出要求信号を
“ON”にし、符号送出制御回路３３からの
符号送出応答が“ON”になるのを待つ。符
号送出制御回路３３は、水平モード符号の送
出及び₀ ₁のランレングス符号のデータロー
ドが完了すると、符号送出応答を“ON”に
する。これを受けたモード制御回路３１はセ
レクタ２８で書き込みアドレスを選択し、こ
れをアドレスラツチ２９にラツチする。次
に、符号化ライン変化点要求信号を“ON”
にしてメモリ１１の読み出し及び書き込みア
ドレスカウンタ２２を動作させ、符号化ライ
ン変化点検出回路１４からの変化点検出信号
が“ON”になるのを待つ。この信号が
“ON”になるとモード制御回路３１は、符
号送出制御回路３３に対して符号送出要求信
号を“ON”にし、a₁、a₂のランレングスの
符号化を要求する。符号送出応答信号が
“ON”になると、次の符号化に備えて書き
込みアドレスをアドレスラツチ２９にラツチ
し、第２ａ図状態へ移行する。

次に、モード制御回路３１は比較回路２７
の出力信号を調べ、 (a) ０以下の場合（第２ａ図状態）第２ａ図状態へ移行する。

(b) ０より大きい場合（第２ａ図状態）読み出しアドレスカウンタ２１に書き込
みアドレスカウンタ２２の値をロードする
と同時に、参照ライン変化点検出回路１５
に符号化ライン変化点検出回路１４から基
準色をロードし、参照ラインの変化点の検
出準備をし、第２ａ図状態へ移行する。

ここで、読み出しアドレスカウンタ２１
に書き込みアドレス２２のアドレス値をロ
ードすることにより、処理時間は大きく短
縮されている。

(2) 比較回路２７の出力信号が３以下かつ−３以
上のとき（第２ａ図状態）垂直モードと判定してモード制御回路３１
は、符号送出制御回路３３に対して垂直モード
信号を送り、符号送出要求信号を“ON”にし
て応答を待つ。符号送出応答信号が“ON”に
なると、次の符号化に備えてセレクタ２８で書
き込みアドレスカウンタ２２を選択し、アドレ
スラツチ２９にラツチし、第２ａ図状態へ移
行する。

(3) 比較回路２７の出力信号が−３よりも小さい
時（第２ａ図状態）モード制御回路３１は、水平モードだと判定
し、符号送出制御回路３３に対して水平モード
信号を送り、符号送出要求信号を“ON”にし
て符号送出制御回路３３からの応答を待つ。符
号送出制御回路３３は、水平モード符号の送出
及びa₀a₁のランレングス符号のデータロードを
完了すると、符号送出応答信号を“ON”にす
る。これを受けると、次の符号化に備えてセレ
クタ２８で書き込みアドレスを選択し、アドレ
スラツチ２９にラツチする。次に、符号化ライ
ン変化点要求信号を“ON”にしてメモリ１１
の読み出し及び書き込みアドレスカウンタの動
作を開始させ、符号化ライン変化点検出信号が
“ON”になるのを待つ。同信号が“ON”にな
ると、モード制御回路３１は、符号送出制御回
路３３に対して符号送出要求信号を“ON”に
し、a₁a₂のランレングスの符号化を符号送出制
御回路３３に要求し、同回路からの符号送出応
答信号が“ON”になるのを待つ。符号送出応
答信号が“ON”になると、次の符号化に備え
て書き込みアドレスをアドレスラツチ２９にラ
ツチする（第２ａ図状態）次に、モード制御回路３１は、比較回路２７
の出力信号を調べ、 (イ) ０より大きいとき、読み出しアドレスカウンタ２１に書き込み
アドレスカウンタ２２のアドレス値をロード
すると同時に、参照ライン変化点検出回路１
５に符号化ライン変化点検出回路１４から基
準色をロードし、参照ライン上の次の変化点
の検出に備えて第２ａ図状態に移行する。

(ロ) ０以下の場合符号化ライン変化点要求信号を“ON”に
して第２ａ図へ移行する。

以上に説明した２次元符号化回路は、処理速度
が速く、従来、ハードウエアを用いて回路を構成
しなければその特徴を生かすことはできなかつ
た。一方、ハードウエアで回路を構成すると、実
装規模の増大により消費電力、放熱対策の問題が
生じ、又、回路自体の汎用性が低い等の欠点を有
している。

本発明は従来の技術に内在する上記諸欠点を解
消する為になされたものであり、従つて本発明の
目的は、符号化プロセスの大部分を超高速マイク
ロプログラムシーケンサを用いることによつて、
上述した高速処理二次元符号化回路の高速性を損
わずに、実装規模を縮小でき、消費電力が小さく
かつ放熱対策が容易であり、しかも汎用性の高い
新規な符号化回路をフアームウエアによつて実現
することにある。

上記目的を達成する為に、本発明に係る符号化
回路は、画情報をモデイフアイドリード方式等の
２次元符号化する回路において、１画素毎の画信
号読出し要求信号に応じて走査画信号を１画素ず
つ出力することができる画情報源と、１ライン分
の画情報を書き込み可能なラインメモリと、前記
画情報源からの画信号を選択的に前記２本のライ
ンメモリのいずれかに書き込むように切り換える
入力信号セレクタと、前記２本のラインメモリの
一方に選択的に接続される読み出しアドレスカウ
ンタと、他方のラインメモリに接続される書き込
みアドレスカウンタと、前記読み出しアドレスカ
ウンタと書き込みアドレスカウンタの出力を前記
２本のラインメモリに対して切り換えて接続可能
なアドレスセレクタと、前記画情報源からの出力
画素の変化点を検出する現ライン変化点検出回路
と、前記読み出しアドレスカウンタに接続された
ラインメモリの出力画素の変化点を検出する参照
ライン変化点検出回路と、該２つの変化点検出回
路からの変化点検出信号と前記読み出しアドレス
カウンタと前記書き込みアドレスカウンタのアド
レス値を入力としあらかじめ定められた処理を記
憶する記憶手段と、該記憶手段に記憶されている
処理手順に従つて動作する演算処理回路とを含む
符号化制御回路を具備して構成され、該符号化制
御回路は前記２つの変化点検出信号の両方が活性
化される毎に前記読み出しアドレスカウンタの値
と前記書き込みアドレスカウンタの値の差を演算
し演算結果に基づいて送出すべき符号を確定し送
出することを特徴としている。

次に本発明をその好ましい一実施例について図
面を参照しながら具体的に説明する。

本発明の一実施例を第３図に示す。第３図によ
りわかるように、第１図の破線で囲まれた部分を
高速で動作するマイクロプログラムシステムで構
成している。

このマイクロプログラムシステムは、大きく分
けてマイクロインストラクシヨン制御部と、デー
タ操作部から構成される。マイクロインストラク
シヨン制御部は、第３図中の４２のシーケンサと
４３のマイクロプログラムROMで構成され、こ
こでは次のサイクルで実行されるマイクロインス
トラクシヨンの制御を行う。シーケンサ４２は、
４４のパイプラインレジスタに格納されているマ
イクロインストラクシヨンによつて制御され、４
３のマイクロプログラムROMのアドレス制御を
行う。４３のマイクロプログラムROMは、マイ
クロインストラクシヨンのシーケンスを格納して
いるメモリであり、４２のシーケンサの制御によ
つてマイクロプログラムROM４３から読み出さ
れたマイクロインストラクシヨンは次のクロツク
信号の立ち上がり時に次のパイプラインレジスタ
４４に書き込まれて実行される。このようなパイ
プラインレジスタ構成にすることによつて、マイ
クロインストラクシヨンのフエツチサイクルとエ
グゼキユーシヨンサイクルを同時に実行すること
ができ、システム動作を高速化することができ
る。

４５のデータ操作部（演算器）は、パイプライ
ンレジスタ４４に格納されているマイクロインス
トラクシヨンとアドレス信号によつて制御され、
データバス及びデータレジスタを通じて転送され
たデータを内部レジスタに格納し、演算処理を行
つて結果を出力する。

５１は、符号化ライン変化点検出、参照ライン
変化点検出、参照ライン終了、符号化ライン終了
及び符号送出応答の各信号のラツチ回路であり、
シーケンサ４２は、４０のセレクタを通じてデー
タ演算処理を行つていないときには常にこれらの
信号を監視し、信号を見つけると１クロツクの間
にその信号に対するシーケンスが格納されている
マイクロプログラムROM４３の先頭番地のアド
レスを出力してシーケンスの実行に移る。５２
は、データ操作部４５からのフラツグのラツチ回
路であり、シーケンサ４２は、データ操作中には
セレクタ４１を通してこれを監視し、フラツグに
応じてシーケンスコントロールを行う。４６は、
参照ラインの変化点が検出された時に、読み出し
アドレスカウンタ２１のアドレス値をCPUにと
りこむための入力ポート、４７は、符号化ライン
の変化点が検出されたときに書き込みアドレスカ
ウンタ２２のアドレス値をCPUにとりこむため
の入力ポートをそれぞれ示す。

４８は演算結果、符号送出要求、黒画素か或い
は白画素モード（EOL信号、垂直モード、水平
モード、パスモード）を３３の符号送出制御回路
へ出力するための出力ポート、４９はランレング
スをセレクタ３４へ出力するための出力ポート、
５０は符号化ライン変化点要求、参照ライン変化
点要求、セレクタ１７，１８，１９，２０への読
み書き選択信号、読み書きアドレスカウンタへの
クリア信号、参照ラインアドレスカウンタのアド
レスロード信号の出力ポートをそれぞれ示す。

第３図のブロツク図中のマイクロプログラムシ
ーケンサ（シーケンサ４２、マイクロプログラム
ROM４３、パイプラインレジスタ４４及び演算
器４５からなる）の動作フローは、第４図に示す
ように、１ラインの始めに、読み出しアドレスカ
ウンタ２１と書き込みアドレスカウンタ２２のア
ドレスを０にすると同時に、符号化ライン変化点
検出回路１４、参照ライン変化点検出回路１５に
基準画素として白画素を設定する。次に出力ポー
ト４８より符号送出制御回路３３へEOLを示す
モード信号と符号送出要求を“ON”にし、符号
送出応答信号が“ON”になるのを待つ。同信号
が“ON”になると、符号化ライン変化点要求信
号及び参照ライン変化点要求信号を“ON”に
し、書き込みアドレスカウンタ２２及び読み出し
アドレスカウンタ２１を動作させ、メモリ１１よ
り画情報を読み出す。符号化ライン上の変化点が
検出されると、符号化ライン変化点検出回路１４
は検出信号を“ON”にして書き込みアドレスカ
ウンタ２２の動作及びメモリ１１の読み出しを中
止する。又、参照ライン変化点検出回路１５も同
様に変化点を検出すると、検出信号を“ON”に
し、読み出しアドレスカウンタ２１の動作を止め
る。ここで、変化点が検出される前に１ラインが
終了した場合には、その時点で変化点が検出され
たとして次の動作へ移行する。

マイクロプログラムシーケンサは、セレクタ４
０でラツチ５１を監視しており、符号化ライン及
び参照ラインの２つの変化点検出信号が“ON”
になつているのをみつけると、出力ポート５０の
符号化ライン変化点要求及び参照ライン変化点要
求を“OFF”にし、入力ポート４６，４７から
読み出しアドレスカウンタ２１の値（b₁）及び書
き込みアドレスカウンタ２２の値（a₁）をとり込
み、演算器４５で相対アドレスa₁−b₁を計算し、 (1) ＋３より大きい場合（第４ａ図状態）参照ライン変化点要求信号を“ON”にして
参照ラインの変化点検出信号が“ON”になつ
た時点で演算器４５にそのアドレス値（b₂）を
入力ポート４６からとり込み、相対アドレスa₁
−b₂の演算器出力をみて、 (イ) a₁−b₂＞０のとき（第４ａ図状態）パスモードと判定し、符号化制御回路３３
に対して出力ポート４８からパスモードを表
す信号及び符号送出要求信号を出力し、符号
送出制御回路３３からの符号送出応答が
“ON”になるのを待つ。同信号が“ON”に
なつた時点で読み出しアドレスカウンタ２１
の値をa₀として演算器内のレジスタに格納
し、マイクロプログラムシーケンサは参照ラ
イン変化点要求信号を“ON”にして出力ポ
ート５０より出力して第４ａ図状態へ戻
る。

(ロ) a₁−b₂≦０のとき（第４ａ図の状態）水平モードと判定し、符号送出制御回路３
３へ水平モードを表わす信号及び符号送出要
求信号を出力ポート４８から出力し、かつ
a₀a₁のランレングスを表わす信号（即ちa₁−
a₀を演算器４５で演算した結果）を出力ポー
ト４９からセレクタ３４へ出力する。なお１
ラインのはじめにおいてはa₀＝０として演算
器４５内のレジスタが初期化されている。符
号化制御回路３３は水平モード符号の送出及
び₀ ₁のランレングスに相当する符号の送出
が完了すると、符号送出応答を“ON”す
る。これを受けたマイクロプログラムシーケ
ンサは、セレクタ１９で書き込みアドレスを
選択し、入力ポート４７から演算器４５内の
レジスタにa₁のアドレス値を格納し、符号化
ライン変化点要求信号を“ON”にして、変
化点検出信号が“ON”になるのを監視す
る。同信号が“ON”になると、マイクロプ
ログラムシーケンサはそのときの書き込みア
ドレスカウンタ２２の値a₂を入力ポート４７
から取り込み、演算器４５で₂ ₁のランレン
グスを計算し、符号送出制御回路３３に対し
て符号送出要求信号を出力ポート４８から出
力し、出力ポート４９から₂ ₁のランレング
ス符号を表わす信号をセレクタ３４へ出力し
て、符号送出応答が“ON”になるのを待
つ。符号送出応答が“ON”になると第４ａ
図の状態へ移行し、演算器４５でa₂−b₁の
値を計算し、これが (a) ０以下の場合（第４ａ図状態）第４ａ図状態へ移行する。

(b) ０より大きい場合（第４ａ図状態）読み出しアドレスカウンタ２１に書き込
みアドレスカウンタ２２の値を出力ポート
５０から参照アドレスロードを出力して、
ロードし、同時に参照ライン変化点検出回
路１５、符号化ライン変化点検出回路１４
へ出力ポート５０から基準色をロードして
変化点の検出を準備し第２ａ図状態へ移
行する。

(2) 演算器４５の出力信号が３以下かつ−３以上
のとき（第４ａ図状態）垂直モードと判定し、マイクロプログラムシ
ーケンサは、符号送出制御回路３３に対して、
垂直モード信号を出力ポート４８から、垂直モ
ードランレングスを出力ポート４９からそれぞ
れ符号送出制御回路３３、セレクタ３４へ出力
し、符号送出要求信号を“ON”にしてその応
答を待つ。同応答が“ON”になると、次の符
号化に備えて演算器４５内でa₁を次の符号化時
のa₀と定義してレジスタ内に格納し、第４ａ図
状態へ移行する。

(3) 演算器４５の出力信号が−３より小さい時
（第４ａ図状態）マイクロプログラムシーケンサは、水平モー
ドであると判定し、出力ポート４８から符号送
出制御回路３３へ、水平モード信号及び符号送
出信号を“ON”にして出力し、出力ポート４
９からセレクタ３４へ₀ ₁のランレングスを出
力し、符号送出応答信号が“ON”になるのを
監視する。同信号を見つけると、マイクロプロ
グラムシーケンサは、a₁のアドレス値を演算器
４５内のレジスタに格納し、符号化ライン変化
点要求信号を“ON”して出力ポート５０より
出力し、メモリ１１の読み出し及び書き込みア
ドレスカウンタ２２の動作を開始させ、符号化
ライン変化点検出信号が“ON”になるのを監
視する。同信号が“ON”になるのを見つける
と、マイクロプログラムシーケンサは、書き込
みアドレスカウンタ２２の動きを止め、入力ポ
ート４７よりアドレス値a₂をとりこみ、₂ ₁の
ランレングスを演算器４５で計算し、その結果
を出力ポート４９から出力すると同時に、符号
送出要求を“ON”にして符号送出応答が
“ON”になるのを監視する。同信号が“ON”
になるのを見つけると、a₂−b₁の演算を演算器
４５で行い、その結果が、 (イ) ０より大きいとき（第４ａ図状態）読み出しアドレスカウンタ２１に書き込み
アドレスカウンタ２２のアドレス値をロード
すると同時に、参照ライン変化点検出回路１
５、符号化ライン変化点検出回路１４に基準
色をロードし、参照ライン上の次の変化点の
検出に備え、第４ａ図状態に移行する。

(ロ) ０以下の場合（第４ａ図状態）符号化ラインの変化点要求信号を“ON”
にして出力ポート５０より出力して第２ａ図
へ移行する。

本発明は以上の如く構成され、作用するもので
あり、本発明によれば、符号化のプロセスの制御
部分にマイクロプログラムプロセツサを用いたこ
とによつて、ハードウエアの数量を減すことがで
き、実装に伴う諸問題或いはコスト的な面におい
ても有利なものになつている。又、変化点検出回
路をハードウエアで構成し、参照ラインのアドレ
スカウンタへ符号化ラインのアドレスカウンタの
アドレス値を直接ロードできるような構成をとる
ことによつて、変化点の検出過程の高速化に大き
な効果を上げている。更に、符号化プロセツサの
構成において、変化点検出過程の種々の状態を入
力信号として受け、その信号に応じて次のクロツ
クで必要処理を実行できるようにし、書き込みア
ドレスカウンタのアドレス値及び読み出しアドレ
スカウンタのアドレス値を直接演算器へ入力でき
るようにしたことで従来のマイクロプロセツサを
用いた符号化回路に比べて極めて高速なものを構
成することができた。

以上本発明をその良好な一実施例について説明
したが、それは単なる例示的なものであり、ここ
で説明された実施例によつてのみ本願発明が限定
されるものではなく、その範囲内におけるすべて
の変形、変更を含むことは勿論である。

【図面の簡単な説明】

第１図は従来の回路例を示すブロツク図、第２
ａ図〜第２ｃ図は第１図に示した従来の回路の動
作フローを示す図、第３図は本発明の一実施例を
示すブロツク構成図、第４ａ図〜第４ｃ図は第３
図に示した本発明に係るマイクロプログラムシー
ケンサの動作流れ図である。１１……メモリ、１２，１３……ラインメモ
リ、１４……符号化ライン変化点検出回路、１５
……参照ライン変化点検出回路、１６……反転
器、１７，１８，１９，２０，２８，３４，４
０，４１……セレクタ、２１……読み出しアドレ
スカウンタ、２２……書き込みアドレスカウン
タ、２３，３２……加算器、２４……ANDゲー
ト、２５，２６……ORゲート、２７……比較
器、２９……アドレスラツチ、３０……反転器、
３１……モード制御回路、３３……符号送出制御
回路、３５……ROM、３６……シフトレジス
タ、３７……カウンタ、３８……参照ライン終了
検出器、３９……符号化ライン終了検出器、４２
……シーケンサ、４３……マイクロプログラム
ROM、４４……パイプラインレジスタ、４５…
…演算器、４６，４７……入力ポート、４８，４
９，５０……出力ポート、５１，５２……ラツチ
回路。

Claims

【特許請求の範囲】１画情報をモデイフアイドリード方式等の２次
元符号化する回路において、１画素毎の画信号読
み出し要求信号に応じて走査画信号を１画素ずつ
出力することができる画情報源と、１ライン分の
画情報を書き込み可能な２本のラインメモリと、
前記画情報源からの画信号を選択的に前記２本の
ラインメモリのいずれかに書き込むように切り換
える入力信号セレクタと、前記２本のラインメモ
リの一方に選択的に接続される書き込みアドレス
カウンタと、他方のラインメモリに選択的に接続
され且つプリセツト値入力端子をアドレスのビツ
ト順位に対応して前記書き込みアドレスカウンタ
の出力に接続することによりアドレスロード信号
によつて前記書き込みアドレスカウンタの値をロ
ードすることを可能とした読み出しアドレスカウ
ンタと、該読み出しアドレスカウンタと前記書き
込みアドレスカウンタの出力を前記２本のライン
メモリに対して切り換えて接続可能なアドレスセ
レクタと、前記画情報源からの出力画素の変化点
を検出する現ライン変化点検出回路と、前記読み
出しアドレスカウンタに接続されたラインメモリ
の出力画素の変化点を検出する参照ライン変化点
検出回路と、実行すべき処理を指定するインスト
ラクシヨンを格納するマイクロプログラムROM
と該マイクロプログラムROMの出力を１サイク
ル毎に格納するパイプラインレジスタと該レジス
タの出力によつて制御され次のサイクルにおいて
実行すべき処理インストラクシヨンのアドレスを
前記マイクロプログラムROMに出力するシーケ
ンサと前記変化点検出信号を入力とするセレクタ
とを有し該セレクタは前記パイプラインレジスタ
に格納された前記インストラクシヨンによつて複
数の入力から１つを選択して前記シーケンサにコ
ンデイシヨン信号を出力し前記シーケンサは該コ
ンデイシヨン信号に応じて次の前記マイクロプロ
グラムROMへのアドレスを決定するマイクロプ
ログラムシステムからなる符号化制御回路とを有
し、該符号化制御回路は前記２つの変化点検出信
号の両方が活性化される毎に前記読み出しアドレ
スカウンタの値と前記書き込みアドレスカウンタ
の値の差を演算し演算結果に基いて送出すべき符
号を確定し送出することを特徴としたフアクシミ
リの符号化回路。２前記符号化制御回路は、前記２つの変化点検
出信号によつて起動され、実行される前記読み出
しアドレスカウンタのアドレス値と前記書き込み
アドレスカウンタのアドレス値の差を求める演算
の結果、前記書き込みアドレスカウンタの値が前
記読み出しアドレスカウンタの値よりも大きいと
きに前記アドレスロード信号を出力して、前記読
み出しアドレスカウンタに前記書き込みアドレス
カウンタのアドレス値をロードすることを更に特
徴とする特許請求の範囲第１項記載のフアクシミ
リの符号化回路。