JPS59175283A - フアクシミリの符号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ファクシミリ符号化回路に関し、特に、画情
報をＭＲ（モディファイドリード）方式等の２次元符号
化を行うファクシミリ装置の符号化回路において、入力
バッファに２ライン相当のラインメモリを有し、符号化
ラインの書込み用ラインメモリのアドレス値を参照ライ
ンの読み出し用ラインメモリのアドレスカウンタにロー
ドすることによって、参照ラインの変化点の検出の高速
化を計り、高速動作が可能な２次元符号化回路に関する
。

従来、上述したような、高速動作を目的とした２次元符
号化回路は、ハードウェア構成となっているのが一般的
であり、高速動作を実現できても冥装規模の増大により
消費電力、放熱等の問題を生じ、回路自体の汎用性が低
い等の欠点を有している。このような問題には、マイク
ロプロセッサによるファームウェアを用いることで対処
できるが、処理速度が遅く本来の目的を達し得ない。

本発明では、上記技術に着目しており、符号化プロセス
の大部分を超高速マイクロプログラムシーケンサを用い
ることで上述したハードウェア構成の符号化回路の欠点
を大幅に改善し、かつ高速処理の可能な符号化回路を実
現している。

１１図にＭＲ（モディファイドリード〕力式による従来
のハードウェア構成の高速符号化回路のブロック構成を
示す。

第１図中の１１は符号化器の抗み出しクロックによって
制御可能なメモリ装置又はＣＣＤスキャナを表わす。１
２．１３は１走査線分の情報を蓄えるラインメモリであ
る。これらはモード制御回路３１からの制御信号（〜乍
）でセレクタ１７、セレクタ１８、セレン“り１９、セ
レクタ２０によって読み出しアドレスカウンタ（Ｈ，Ａ
Ｃ）２１と誉き込みアトしスカウンタ（ＷＡＣ）２２が
切りかえられ、−力には符号化ラインの画情報が入力さ
ｎ１他力から参照ラインの画情報が読み出される。１４
は、メモリ或いはスキャナ１１かもの画情報を１画素づ
つ受けとり、その色が１つ前の画素の色と異なっている
か否かを判定する符号ライン（現ライン）の変化点検出
回路である。又、１５はラインメモリ１２又はラインメ
モリ１３に記憶された参照ラインの画情報をセレクタ１
８を通して受けとり、その画情報中の画菖の変化点を検
出する参照ラインの変化点検出回路である。１６は読み
出しアドレスカウンタ２１のアドレス値を反転させる反
転ゲート、２４はメモリ或いはスキャナ１１の読み出し
クロックを符号化ラインの変化点検出時又は同ラインの
有効画素数読み出し終了時（１走査終了時）に禁止する
ＡＮＤゲート、２６は読み出しアドレスカウンタ２１の
動作を参照ラインの変化点検出時又は参照ラインの有効
画素数読み出し終了時に禁止する０）１ゲートをそれぞ
れ示す。２３は、書込みアドレスカウンタ２２のアドレ
ス値と読み出しアドレスカウンタ２１のアドレス値の反
転値との差を算出するだめの加算器であシ、加算器２３
の出力は、比較器２７に入力され、この比較器２７にお
いて加算器２３の出力値が４以上であるか、１以上であ
るか、０であるか、−１以下であるか、−４以下であＺ
かが判定され、その判定結果はモード制御回路３１に出
力される。２８は試み出しアドレスカウンタ２１のアド
レス値と書き込みアドレスカウンタ２２のアドレス値を
切り変えるセレクタ、２９は相対アドレス値を算出する
ためのアドレスランチ、３０は反転器、３２は相対アド
レス値を算出する加算器をそれぞれ示す。

３１は、相対アドレス値からＭＲ（モディファイドリー
ド）符号化方式の垂直、水平、パスの各モード及びＥＯ
Ｌを判定し、符号送出制御回路３３に対して符号化要求
を行うために、各種の制御信号を発生するモード制御回
路である。３８は読み出しアドレス値から有効参照ライ
ン終了を検出する回路、３９は書き込みアドレス値から
有効符号化ライン終了を検出する回路をそれぞれ示す。

３４はモード制御回路３１から出力される符号化モード
２ｂｉｌ（パスモード、垂直モード、水平モード、ＥＯ
Ｌを表わす）と垂直モード時の相対アドレス４ｂｓｔ、
水平そ−ド時の相対アドレス上位６　ｂａｔ及び下位６
ｂｉｔの３種の信号を、符号送出制御回路３３から出力
される２ｂｉｔ信号（ランレングス（ＫＬ　）　ｙ’符
号化モード、ランレングス時のメイクアップ／ター・ミ
ネイトい４゛））によって切りかえるセレクタである。

３５はモード符％（Ｖ、Ｈ，Ｐ％ＥＯＬ）、ランレング
ス符号及び各符号長を発生させる：Ｋ）Ｍ、３６はＲＯ
Ｍａｓで割り当てた符号のパラレルシリアル変換を行う
シフトレジスタをそれぞれ示す。３７は、ＲＯＭ　３５
で割シ当てた可変長符号の符号長を計測するカウンタで
るり、シフトレジスタ３６がシリアルデータの退出を児
了したことを符号送出制御回路３３に通知する。３３は
モード符号（Ｖ、Ｐ、　Ｈ）　、ＥＯＬ符号及びランレ
ングス符号を送出するための各種の制御ノくルスを発生
する符号送出制御回路である。

第１図のブロック図中のモード制御回路３１の動作フロ
ーは、第２図に示すように、１ラインの始めに読み出し
アドレスカウンタ２１と書込みアドレスカウンタ２２の
アドレスを０に設定するのと同時に、符号化ライン変化
点検出回路１４、参照ライン変化点検出回路１５に基準
画素として白画素を設定する１次に、符号送出制御回路
３３へＥＯＬを示すモード信号を出し、符号迭出費求を
’ＯＮ”にし、符号送出応答信号がＯＮ”になるのを待
つ。同信号が”ＯＮ？なると、符号化ライン変化点要求
及び参照ライン変化点要求信号をＯＮ″にし、書込みア
ドレスカウンタ２２及び読み出しアト°レスカウンタ２
１を動作させ、メモ１月１から画情報を読み出す。符号
化ライン上の変化点が検出されると、符号イヒライン変
化点検出回路１４は検出信号をＯＮ″にして、モード制
御回路３１に通知すると共に、書き込みアト。

レスカウンタ２ｚの動作及びメモリ１１の読み出しを中
止する。又、参照ライン変化点検出回路１５も同様に、
変化点を検出すると、検出４Ｎ号をＯＮ″にし、モード
制御回路３１に通知すると共に、読み出しアドレスカウ
ンタ２１の動作を止める。ここで、変イし点が検出され
る前に１ラインが終了した場合には、その時点で変化点
が検出さｎたとして次の動作へ移行する。

モード制御回路３１は、符号化ライン、参照ラインの２
つの変化点検出回路がともに”ＯＮ”の状態になった時
点で比較器２７の出力信号を調べ、１）＋３より大きい
場合（第２ａ図状態■）参照ライン変化点要求信号をＯ
Ｎ”にして参照うインの変化点検出信号が’ＯＮ″にな
った時点で、さらに比較回路２７の出力信号を調べ、 イ）比較回路２７の出力が０よシ大きいとき（第２ａ図
■の状態） パスモードと判定し、符号送出制御回路３３に対してパ
スモードを表わす１百号を、出力し、符号送出要求信号
を出力し、符号送出制御回路３３からの符号退出応答が
ＯＮ“になるのを待つ。符号送出応答が”ＯＮ″になっ
た時点で、次の符号化に備えてセレクタ四を読み出し、
アドレス側に切り変えて読み出しアドレス値をラッチ回
路２９にランチする。ここで、モード制御回路３１は参
照ライン変化点要求信号をＯＮ”にして第２ａ図の状態
■へもどる。

口〕　比較回路２７の出力信号がＱ以下のとき（第２ａ
図■の状態） 水平モードと判定し、符号送出要求信号を’ＯＮ”にし
、符号退出制御回路３３からの符号送出応答がＯＮ”に
なるのを待つ。符号送出制御回路３３は、水平モード符
号の送出及びａＯａｌのランレングス符号のデータロー
ドが完了すると、符号送出応答をＯＮ”にする。これを
受けたモード制御回路３１はセレクタ２８で書き込みア
ドレスを選択し、これをアドレスラッテ２９にラツ、テ
する。次に、符号化ライン変化点要求信号をＯＮ″にし
てメモリ１１の読み出し及び書き込みアドレスカウンタ
２２を動作させ、符号化ライン変化点検出回路１４から
の変化点検出信号がＯＮ”になるのを待つ。この信号が
”ＯＮ”になるとモード制御回路３１は、符号送出制御
回路３３に対して符号送出要求信号を”ＯＮ”にし、ａ
ｌ、ａＱのランレングスの符号化を要求する。符号送出
応答信号が”ＯＮ”になると、次の符号化に備えて書き
込みアドレスをアドレスラッテ２９にラッチし、第２ａ
図状態■へ移行する。

次に、モード制御回路３１は比較回路２７の出力信号を
調べ、 ａ）　　Ｑ以下の場合（第２ａ図状悪■）第２ａ図状態
Ｏへ移行する。

ｂ）０よシ大きい場合（第２ａ図状態■）読み出しアド
レスカウンタ２１に書き込みアドレスカウンタ２２の値
をロードすると同時に、参照ライン変化点検出回＃６１
５に符号化ライン変化点検出回路１４から基準色をロー
ドし、参照ラインの変化点の検出準備をし、第２ａ図状
態［株］へ移行する。

ここで、読み出しアドレスカウンタ２１に曹き込みアド
レス２２のアドレス値をロードすることによシ、処理時
間は大きく短縮さｎている。

２）比較回路２７の出力信号が３以下かつ一３以上のと
き（第２ａ図状態■） 垂直モードと判定してモード制御回路３１は、符号送出
制御回路３３に対して垂直モード信号を送り、符号送出
要求信号を”ＯＮ”にして応答を待つ、符号送出応答信
号がＯＮ″になると、次の符号化に備えてセレクタ２８
で書き込みアドレスカウンタ２２を選択し、アドレスラ
ンチ２９にランチし、第２ａ図状態■へ移行する。

３）比較回路２７の出力信号が−３よシ小さい時（第２
ａ図状悪■） モード制御回路３１は、水平モードだと判定し、符号送
出制御回路３３に対して水平モード信号を送９、符号送
出要求信号をＯＮ″にして符号送出制御回路３３からの
応答を待つ。符号送出制御回路３３は、水平モード符号
の送出及びａｏ　ａｚのランレングス符号のデータロー
ドを完了すると、符号送出応答信号を１Ｍにする。これ
を受けると、次の符号化に備えてセレクタ２８で書き込
みアドレスを選択し、アドレスラッチ２９にランチする
。次に、符号化ライン変化点要求信号をＯＮ”にしてメ
モリ１１の読み出し及び書き込みアドレスカウンタの動
作を開始させ、符号化ライン変化点検出信号がＯＮ″に
なるのを待つ。同信吟が”ＯＮ″になると、モード制御
回路３１は、符号送出制御回路品に対して符号送出要求
信号を’ＯＮ”にし、ａｌａ２のランレングスの符号化
を符号送出制御回路３３に要求し、同回路からの符号送
出応答信号が”ＯＮ”になるのを待つ。符号送出応答信
号が”ＯＮ”になると、次の符号化に備えて書き込みア
ドレスをアドレスラッテ２９にラッチする（第２ａ図状
態■） 次に、モード制御回路′３１は、比較回路２７の出方信
号を調べ、 イ）０より大きいとき１ 読み出しアドレスカウンタ２１に書き込みアドレスカウ
ンタ２２のアドレス値をロードすると同時に、参照ライ
ン変化点検出回路１５に符号化ライン変化点検出回路１
４から基準色をロードし、参照ライン上の次の変化点の
検出に備えて第２ａ図状態０に移行する。

口）θ以下の場合 符号化ライン変化点要求信号を”ＯＮ”にして第２ａ図
■へ移行する。

以上に説明した２次元符号化回路は、処理速度が速く、
従来、ハードウェアを用いて回路を構成しなければその
特徴を生かすことはできなかった。

−力、ハードウェアで回路を構成すると、実装規模の増
大により消費電力、放熱対策の問題が生じ、又、回路自
体の汎用性が低い等の欠点を有している。

本発明は従来の技術に内在する上記諸欠点を解消する為
になされたものであり、従って本発明の目的は、符号化
プロセスの大部分を超高速マイクロプログラムシーケン
サを用いることによって、上述した高速処理二次元符号
化回路の高速性を損わずに、実装規模を縮小でき、消費
電力が小さくかつ放熱対策が容易であり、しかも汎用性
の高い新規な符号化回路を７アームウエアによって実現
することにある。

上記目的を達成する為に、本発明に係る符号化回路は、
画情報をモデイファイドリードカ式等の２次元符号化す
る回路において、１画素毎の画信号読出し要求信号に応
じて走査画信号を１画素ずつ出力することができる画情
報源と、１ライン分の画情報を書き込み可能なラインメ
モリと、前記画情報源からの画信号を選択的に前記２本
のラインメモリのいずれかに書き込むように切り変える
入力信号セレクタと、前記２本のラインメモリの電力に
選択的に接続される睨み出しアドレスカウンタと、他力
のラインメモリに接続される書き込みアドレスカウンタ
と、前記読み出しアドレスカウンタと書き込みアドレス
カウンタの出力を前記２本のラインメモリに対して切り
換えて接続可能なアドレスセレクタと、前記画情報源か
らの出力画素の変化点を検出する現ライン変化点検出回
路と、前記読み出しアドレスカウンタに接続されたライ
ンメモリの出力画素の変化点を検出する参照ライン変化
点検出回路と、該２つの変化点検出回路からの変化点検
出信号とＡｌｌｌｌ奉読しアドレスカウンタと前記薔き
込みアドレスカウンタのアドレス値を入力としあらかじ
め定められた処理を記憶する記憶手段と、該記憶手段に
記憶されている処理手順に従って動作する演算処理回路
とを含む符号化制御回路を具備して構成され、該符号化
制御回路は前記２つの変化点検出信号の両刀が活性化さ
れる毎に前記読み出しアドレスカウンタの値と前記書き
込みアドレスカウンタの値の差を演算し演算結果に基づ
いて送出すべき符号を確定し送出することを特徴として
いる。

次に本発明をその好ましい一′Ａ流側について図面を参
照しながら具体的に説明する。

本発明の一実施例を第３図に示す。第３図によりわかる
ように、第１図の破線で囲まれた部分を高速で動作する
マイクロプログラムシステムで構成している。

このマイクロプログラムシステムは、大キく分けてマイ
クロインストラクション制御部と、データ操作部から構
成される。マイクロインストラクション制御部は、第３
図中の４２のシーケンサと４３のマイクロプログラムＲ
ＯＭで構成され、ここでは次のサイクルで実行されるマ
イクロインストラクションの制御を行う、シーケンサ４
２は、４４のパイプラインレジスタに格納されているマ
イクロインストラクションによって制御され、４３のマ
イクロプログラムＲＡＭのアドレス制御を行う。４３の
マイクロプログラムＲＯＭは、マイクロインストラクシ
ョンのシーケンスを格納しているメモリであり、４２の
シーケンサの制御によってマイクロプログラム１（０Ｍ
４３から読み出されたマイクロインストラクションは次
のクロック信号の立ち上がシ時に次のパイプラインレジ
スタ４４に畳き込まれて実行される。このようなパイプ
ラインレジスタ構成にすることによって、マイクロイン
ストラクションのフェッチサイクルとエグゼキューショ
ンサイクルを同時に実行することができ、システム動作
を高速化することができる。

４５のデータ操作部（演算器）は、バイブラインレジス
タ４４に格納されているマイクロインストラクションと
アドレス信号によって制御され、データバス及びデータ
レジスタを通じて転送されたデータを内部レジスタに格
納し、演算処理を行って結果を出力する。

５１は、符号化ライン変化点検出、参照ライン変化点検
出、参照ライン終了、符号化ライン終了及び符号送出応
答の各信号のラッチ回路であり、シーケンサ４２は、４
０のセレクタを通じてデータ演算処理を行っていないと
きには常にこれらの信号を監視し、信号を見つけると１
クロツクの間にその信号に対するシーケンスが格納され
ているマイクロプログラムＲ，０Ｍ４３の先頭番地のア
ドレスを出力してシーケンスの実行に移る。５２は、デ
ータ操作部４５からのフラングのラッチ回路でるり、シ
ーケンサ４２は、データ操作中にはセレクタ４１を通し
てこれを監視し、７ラツグに応じてシーケンスコントロ
ールを行う。４６は、参照）インの変化点が検出された
時に、読み出しアドレスカウンタ２１のアドレス値をＣ
ＰＵにと）こむための入力ボート、４７は、符号化ライ
ンの変化点が検出されたときに書き込みアドレスカウン
タ匹のアドレス値をＣＰＵにとりこむための入力ポート
をそれぞれ示す。

４８は演算結果、＄ｆ号送出要求、黒画素か或いは白画
素モード（ＥＯＬ信号、垂直モード、水平モード、パス
モード〕を３３の符号送出制御回路へ出力するための出
方ポート、４９はランレングスをセレクタ３４へ出力テ
るための出力ポート、５ｏは符号化ライン変化点要求、
参照ライン変化点要求、セレクタ１７．１８．１９．２
ｏへの読み省き選択信号、読み書きアドレスカウンタべ
のクリア信号、参照ラインアドレスカウンタのアドレス
ロード信号の出力ボートをそれぞれ示す。

第３図のブロック図中のマイクロプルグラムシーケンサ
（シーケンサ４２、マイクロプログラムＩＭ４３、バイ
クラインレジスタ４４及び演算器４５からなる）の動作
フローは、第４図に示すように、１ラインの始めに、読
み出しアドレスカウンタ２１と書き込みアドレスカウン
タ２２のアドレスを０にすると同時に、符号化ライン変
化点検出回路１４、参照ライン変化点検出回路１５に基
準画素として白画素を設定する０次に出力ポート４８よ
シｆｆ号°送出制御回路３３へＥＯＬを示すモード何秒
と符号送出要求を”ＯＮ”にし、符号送出応答信号が”
ＯＮ″になるのを待つ、同信号がＯＮ”になると、符号
化ライン変化点要求信号及び参照ライン変化点要求信号
をＯＮ″にし、書き込みアドレスカウンタ２２及び読み
出しアドレスカウンタ２１を動作させ、メモリ１１より
画情報を読み出す。符号化ライン上の変化点が検出さｎ
ると、符号化ライン変化点検出回路１４は検出信号を°
’ＯＮ”にして書き込みアドレスカウンタ２２の動作及
びメモリ１１の読み出しを中止する。又、参照ライン変
化点検出回路１５も同様に変化点を検出すると、検出信
号を’ＯＮ”にし、読み出しアドレスカウンタ２１の動
作を止める。ここで、変化点が検出される前に１ライン
が終了した場合には、その時点で変化点が検出されたと
して次の動作へ移行する。

マイク胃プログラムシーケンサは、セレクタ４゜でラッ
チ５１を監視しており、符号化ライン及び参照ラインの
２つの変化点検出信号が司Ｎ”になっているのをみつけ
ると、出カポ−）５０の糧号化ライン変化点要求及び参
照ライン変化点要求を”ＯＦＦ”にし、入力ボート４６
．４７がら読み出しアドレスカウンタ２１の値（ｂり及
び書き込みアドレスカウンタ２２の値（ａりをとり込み
、演算器４５で相対アドレスａｌ−ｂｘを＃１算し、 １）＋３より大きい場合（第４ａ図状態■）参照ライン
変化点要求信号を”ＯＮ”にして参照ラインの変化点検
出信号がＯＮ”になった時点で演算器４５にそのアドレ
ス値（ｂりを入力ボートがらと９込み、相対アドレスａ
１−ｂ２の演算器出方をみて。

イ）　　ａｌ−ｂｇ）Ｑ　ｙ）とき（第４ａ図状態■）
パスモードと判定し、符号化制御回路３３に対して出力
ボート槌からパスそ一ドを表す信号及び符号退出要求信
号を出力し、符号送出制御回路３３からの符号送出応答
が”ＯＮ”になるのを待つ。同信号が’ＯＮ”になった
時点で読み出しアドレスカウンタ２１の値をａＯとして
演算器内のレジスタに格納し、マイクロプログラムシー
ケンサは参照ライン変化点要求信号をＯＮ”にして出力
ボート５０よ多出力して第４ａ図状態■へ戻る。

口）ａｘ−ｂｇ≦Ｏのとき（第４ａ図■の状態）水平モ
ードと判定し、符号送出制御回路３３へ水平モードを表
わす信号及び符号送出要求信号を出力ボート４８から出
力し、かつＣ１のランレングスを我わす信号（即ちａｘ
−ａｏを演算器４５で演算した結果）を出力ボート４９
からセレクタ３４へ出力する。

なお１ラインのはじめにおいてはｄｏ＝Ｑとして演算器
４５内のレジスタが初期化されている。符号化制御回路
３３は水平モード符号の送出及びａｏ　ａｘのランレン
グスに相当する符号の送出が完了すると、符号送出応答
を’ＯＮ″する。これを受けたマイクロプログラムシー
ケンサは、セレクタ１９で書き込みアドレスを選択し、
入力ボート４７から演算器４５内のレジスタにａｌのア
ドレス値を格納し、符号化ライン変化点要求信号を”Ｏ
Ｎ”にして、変化点検出信号が’ＯＮ”になるのを監視
する。同信号が”ＯＮ”になると、マイクロプログラム
シーケンサはそのときの書き込みアドレスカウンタ四の
値ａ２を入力ボートを取り込み、演算器４５でａａ　ａ
ｘのランレングスを計算し、符号送出制御回路３３に対
して符号送出要求信号を出カポ、−）４８から出力し、
出力ボート４９から「酊のランレングスを表わす信号を
セレクタＵへ出力して、符号送出応答がＯＮ″になるの
を待つ。符号送出応答が”ＯＮ″になると第４ａ図の状
態■へ移行し、演算器４５でａａ　−ｂｚの値を計算し
、これが ａ）　　Ｑ以下の場合（第４ａ図状態■）第４ａ図状態
Ｏへ移行する。

ｂ）　　０より大きい場合（第４ａ図状態・■）読み出
しアドレスカウンタ２１に書き込みアドレスカウンタ２
２の値を出カポ−）５０；＃ら参照アドレスロードを出
力して、ロードし、同時に参照ライン変化点検出回路１
５、符号化ライン変化点検出回路１４へ出力ボート５０
から基準色をロードして変化点の検出を準備し第２ａ図
状態■へ移行する。

２）演算器４５の出力信号が３以下かつ一３以上のとき
く第４ａ図状態■） 垂直モードと判定し、マイクロブロクラムシーケンサは
、符号送出制御回路３３に対して、垂直モード信号を出
力ボート４８から、垂直モードランレングスを出力ボー
ト４９からそれぞれ符号送出制御回路３３、セレクタ３
４へ出力し、符号送出要求信号をＯＮ″にしてその応答
を待つ。同応答がＯＮ″になると、次の符号化に備えて
演算器４５内でａｌを次の符締化時のａＯと定義してレ
ジスタ内に格納し、第４ａ図状態■へ移行する。

３）演算器４５の出力信号が−３より小さい時（第４ａ
図状ｙ２Ｊｌ［相］） マイクロプログラムシーケンサは、水平モードであると
判定し、出力ボート４８から符号送出制御回路３３へ、
水平モード信号及び符号送出信号をＯＮ”にして出力し
、出力ボート４９からセレクタ３４へ７１．ｏ　ｆｌｉ
のランレングスを出力し、符号送出応答信号が”ＯＮ”
になるのを監視する。同信号を見つけると、マイクロブ
ロクラムシーケンサは、ｅＬｌのアドレス値を演算器４
５内のレジスタに格納し、符号化ライン変化点要求信号
を”ＯＮ”して出カポ−）５０より出力し、メモリ１１
の読み出し及び書き込みアドレスカウンタの動作を開始
させ、符号化ライン変化点検出信号が℃Ｎ′になるのを
監視する。同信号が′″ＯＮ”になるのを見つけると、
マイクロプログラムシーケンサは、書き込みアドレスカ
ウンタの動きを止め、入力ボート４７よりアドレス値ａ
２をとシこみ、−１１１のランレングスを演算器４５で
計算し、その結果を出力ボート４９から出力すると同時
に、符号退出要求を１１にして符号送出応答が’ＯＮ″
になるのを監視する。同信号が”ＯＮ”になるのを見つ
けると、Ｂ、ｍ−ｂｘの演算を演算器４５で行い、その
結果が、 イ）０より大きいとき（第４ａ図状態＠）読み出しアド
レスカウンタ２１に書き込みアドレスカウンタ２２のア
ドレス値をロードすると同時に、参照ライン変化点検出
回路１５、符号化ライン変化点検出回路１４に基準色を
ロードし、参照ライン上の次の変化点の検出に備え、第
４ａ図状態■に移行する。

口）θ以下の場合（第４ａ図状態［相］）符号化ライン
の変化点要求信号をＯＮ”にして出力ボート５０よシ出
力して第２ａ図状態■へ移行する。

本発明は以上の如く構成され、作用するものであり、本
発明によれば、符号化のプルセスの制御部分にマイクロ
プログラムプロセッサを用いたことによって、ハードウ
ェアの数量を減すことができ、実装に伴う諸問題或いは
コスト的な面においても有利なものになっている。又、
変化点検出回路をハードウェアで構成し、参照ラインの
アドレスカウンタへ符号化ラインのアドレスカウンタの
アドレス値を直接ロードできるような構成をとることに
よって、変化点の検出過程の高速化に大きな効果を上げ
ている。更に、符号化プロセッサの構成において、変化
点検出過程の種々の状態を入力信号として受け、その信
号に応じて次のクロックで必要処理を実行できるように
し、曹き込みアドレスカウンタのアドレス値及び読み出
しアドレスカウンタのアドレス値を直接演算器へ入力で
きるように・したことで従来のマイクロプロセッサを用
いた符号化回路に比べて極めて高速なものを構成するこ
とかできた。

以上本発明をその良好な一実施例について説明したが、
それは単なる例示的なものであり、ここで説明された実
施例によってのみ本願発明が限定されるものではなく、
その範囲内におけるすべての変形、変更を含むことば勿
論である。

【図面の簡単な説明】

第１図は従来の回路例を示すブロック図、第２ａ図〜第
２Ｃ図は第１図に示した従来の回路の動作フローを示す
図、第３図は本発明の一実施例を示すブロック構成図、
第４ａ図〜第４ｃ図は第３図に示した本発明に係るマイ
クロプログラムシーケンサの動作流れ図で必る。 １１−＠−メモリ、１２．１３・・・ラインメモリ、１
４拳・・符号化ライン変化点検出回路、１５拳・・参照
ライン変化点検出回路、１６・・・反転器、１７．１８
．１９．２０．２８．３４．４０．４１１１＠−セレク
タ、２１・争・読み出しアドレスカウンタ、２２１１＠
拳書キ込みアドレスカウンタ、２３．３２・・・加算器
、２４１１・　・ＡＮＤゲート、２５．２６・　・・Ｏ
ｋＬゲー１−．２’／・　・・比較器、２９・Φ・アド
レスランチ、３０・・・反転器、３１・・・モード制御
回路、３３・・・符号送出制御回路、３５・−・Ｒ，Ｏ
Ｍ、　３６自・−シフトレジスタ、３７・・・カウンタ
、３８・彎・参照ライン終了検出器、３９・・・符号化
ライン終了検出器、４２・Φ・シーケンサ、４３−・・
マイクロノログラムｒ［Ｍ、　４４・・・パイプライン
レジスタ、４５・−・演算器、４６・・・入カポ−）　
、４７．４８．４９．５０・ｅ拍出カポ−）、５１．５
２・・Φラッチ回路特許出願人　　　日本電気株式会社 代　理　人　　　ｆＰ理士　熊谷雄太部第２ｂ図 第２ｃ図

Claims (5)

【特許請求の範囲】
1. （１）、画情報をモデイファイドリードカ式等の２次元
   符号化する回路において、１画集毎の画信号読出し要求
   信号に応じて走査画信号を１ｊｌ！ｉｌ素ずつ出力する
   ことができる画情報源と、１ライン分の画情報を書き込
   み可能な２本のラインメモリと、前記画情報源からの画
   信号を選択的に前記２本のラインメモリのいずれかに書
   き込むように切り変える入力信号セレクタと、前記２本
   のラインメモリの一力に選択的に接続される読み出しア
   ドレスカウンタと、他力のラインメモリに接続される書
   き込みアドレスカウンタと、前記読み出しアドレスカウ
   ンタと書き込みアドレスカウンタの出力を前記２本のラ
   インメモリに対して切り換えて接続可能なアドレスセレ
   クタと、前記画情報源からの出力画素の変化点を検出す
   る現ライン変化点検出回路と、前記読、み出しアドレス
   カウンタに接続されたラインメモリの出力画素の変化点
   を検出する参照ライン変化点検出回路と、該２つの変化
   点検出回路からの変化点検出信号と前記読み出しアドレ
   スカウンタと前記書き込みアドレスカウンタのアドレス
   値を入力としあらかじめ定められた処理を記憶する記憶
   手段と、該記憶手段に記憶されている処理手順に従って
   動作する演算処理回路とを含む符号化制御回路を有し、
   該符号化制御回路は前記２つの変化点検出信号の両刀が
   活性化される毎に前記読み出しアドレスカウンタの値と
   前記書き込みアドレスカウンタの値の差を演算し演算結
   果に基づいて送出すべき符号を確定し送出することを特
   徴としたファクシミリの符号化回路。
2. （２）、前記睨み出しアドレスカウンタのプリセット値
   入力端子はアドレスのゼント順位に対応して前記書き込
   みアドレスカウンタの出力に接続されておシ、前記符号
   化制御回路からのアドレスロード信号によって前記読み
   出しアドレスカウンタに前記書き込みアドレスカウンタ
   の値をロードすることを可能としたことを更に特徴とす
   る特許請求の範囲第（１）項記載のファクシミリの符号
   化回路。
3. （３）、前記符号化制御回路は、前記２つの変化点検出
   信号によって起動され、実行される前記読み出しアドレ
   スカウンタのアドレス値と前記書き込みアドレスカウン
   タのアドレス値の差を求める演算の結果、前記書き込み
   アドレスカウンタの値が前記読み出しアドレスカウンタ
   の値よりも大きいときに前記アドレスロード信号を出力
   して、前記胱ミ出シアドレスカクンタに前記書き込みア
   ドレスカウンタのアドレス値をロー下することを更に特
   徴とする特許請求の範囲第（２）項記載のファクシミリ
   の符号化回路。
4. （４）、前記符号化制御回路は、前記記憶手段と演算回
   路を含み、さらに前記変化点検出信号によって起動され
   る前記読み出しアドレスカウンタのアドレス値と前記書
   き込みアドレスカウンタのアドレス値に対する演算結果
   及び制御信号を出力する出力ボートを有するマイクロプ
   ログラムシステムと、該マイクロプログラムシステムか
   ら出力される前記演算結果と前記制御信号に応じて符号
   化を実行　。 し符号化データを送出する符号化部とから構成されるこ
   とを更に特徴とする特許請求の範囲第（１）項記載のフ
   ァクシミリの符号化回路。
5. （５）、前記マイクロプログラムシステムは実行すべき
   処理を指定するインストラクションの集合としてのプロ
   グラムを格納するマイクロプログラムｌ［’ｄと、該々
   イクロプログラムｉ＋ｏＭの出力を１サイクル毎に格納
   するパイプラインレジスタと、該レジスタの出力によっ
   て制御され次のサイクルにおいて実行すべき処理インス
   トラクションのアドレスを前記マイクロプログラムＲＯ
   Ｍに出力するシーケンサと、前記変化点検出信号を入力
   とするセレクタとを有し、該セレクタは前記パイプライ
   ンレジスタに格納された前記インストラクションによっ
   て複数の入力から１つを選択して前記シーケンサにコン
   ディション信号を出力し、前記シーケンサは該コンディ
   ション信号に応じて次の前記マイクロプログラムｋＬＯ
   Ｎｉへのアドレスを決定することを更に特徴とした特許
   請求の範囲第（４）項記載のファクシミリの符号化回路
   。