JPH02202027A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02202027A
JPH02202027A JP1021678A JP2167889A JPH02202027A JP H02202027 A JPH02202027 A JP H02202027A JP 1021678 A JP1021678 A JP 1021678A JP 2167889 A JP2167889 A JP 2167889A JP H02202027 A JPH02202027 A JP H02202027A
Authority
JP
Japan
Prior art keywords
semiconductor device
pad
semiconductor substrate
connection
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1021678A
Other languages
English (en)
Inventor
Masaki Shimoda
下田　正喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1021678A priority Critical patent/JPH02202027A/ja
Publication of JPH02202027A publication Critical patent/JPH02202027A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置、特にそのパッドの構造に関する
ものである。
〔従来の技術〕
第２図は従来の半導体装置の外部信号端子と内部回路と
の結線を示す断面１１Ｓ１１面図である。図において、
（１）は外部との信号伝達のための外部信号端子（リー
ド）　、＋２）は二面に回路を形成した半導体基板、（
３）は半導体基板（２）を接着するフレーム、（４）は
半導体基板（２）五に設けられた回路に連絡するパッド
、（５）は外部信号端子（１）とパッド（４）とをつな
ぐ結線（ボンディング）でおる。
次に動作について説明する。パッド（４）は半導体基板
（２）上に半導体基板（２）に対し平行に設けられてお
シ、外部信号端子（１）との結線（ボンディング）（５
）を一定のループをとって接続する。
〔発明が解決しようとする課題〕
従来の半導体装置は以上のように構成されているので、
結線のループの高さをとる必要があシ、半導体装置の厚
みが厚くなるという問題点があった０ この発明はと記のような問題点を解消するためになされ
たもので、厚みの薄い半導体装置を得ることを目的とす
る。
〔課題を解決するための手段〕
この発明に係る半導体装置は、パッドを半導体基板に対
し、斜め、あるいは垂直に設けることにより結線のルー
プの高さによる半導体装置の厚さの減少に対する制約を
軽減するよう構成したものである。
〔作用〕
この発明における半導体装置は、パッドを半導体基板に
対し斜め、あるいは垂直に設けることにより、結線のル
ープによる半導体装置の厚さの減少に対する制約が軽減
され、薄い半導体装置が得られる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第１
図は半導体装置の外部信号端子と内部回路との結線を示
す断面側面図でおる。図において、（１）〜（５）は第
２図の従来例に示したものと同等であるので説明を省略
する。
次に動作について説明する。パッド（４）は半導体基板
（２）上に、半導体基板（２）に対し斜めに設けられて
お）、薄い半導体装置が得られる。特に三次元的に回路
部を積み上げている半導体装置に対し有効である。
なお、と記実施例では、外部信号端子（１）とパッド（
４）との接合を結線（５）によって行う場合について説
明したが他の接合方法（パッド（４）と外部信号端子（
１）上に接合のための材料を載せ、−度に複数の接合を
行う方法：バンプなど）を用いる場合も同様の効果を奏
する。
〔発明の効果〕
以上のように、この発明によれば、パッドを半導体基板
に対し斜め、あるいは垂直に設けたので、薄い半導体装
置を得られる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置を示す断
面側面図、第２図は従来の半導体装置を示す断面側面図
である０ 図において、（１）は外部信号端子、（２）は半導体基
板、（３）はフレーム、（４）はパッド、（５）は結線
である。 なお、図中、同一符号は同一、又は相当部分を示す０

Claims (1)

    【特許請求の範囲】
  1. 外部との信号伝達のため、あるいは電源増圧供給のため
    の端子と、半導体基板上に形成された回路を有し、上記
    回路は上記端子と接続するためのパッドを有し、上記パ
    ッドは上記半導体基板に対し斜めあるいは直角に形成さ
    れていることを特徴とする半導体装置。
JP1021678A 1989-01-31 1989-01-31 半導体装置 Pending JPH02202027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1021678A JPH02202027A (ja) 1989-01-31 1989-01-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1021678A JPH02202027A (ja) 1989-01-31 1989-01-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH02202027A true JPH02202027A (ja) 1990-08-10

Family

ID=12061722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1021678A Pending JPH02202027A (ja) 1989-01-31 1989-01-31 半導体装置

Country Status (1)

Country Link
JP (1) JPH02202027A (ja)

Similar Documents

Publication Publication Date Title
KR100445073B1 (ko) 듀얼 다이 패키지
TWI415201B (zh) 多晶片堆疊結構及其製法
JPH03169062A (ja) 半導体装置
KR100621547B1 (ko) 멀티칩 패키지
JP2001156251A (ja) 半導体装置
JPH02202027A (ja) 半導体装置
JPH01137660A (ja) 半導体装置
JPH0216791A (ja) 混成集積回路装置
JPH03109760A (ja) 半導体装置
JPS60200559A (ja) メモリモジュール
JPS63179537A (ja) 半導体装置の実装方法
JPH03163858A (ja) 樹脂封止型半導体装置
JPH0350842A (ja) 半導体装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JPS6276753A (ja) 半導体装置およびその製造方法
JP2990120B2 (ja) 半導体装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPH02280346A (ja) 半導体素子の製造方法
JPS5874048A (ja) 半導体集積回路の実装方式
JPH0529538A (ja) 半導体モジユール構造
JPH03236245A (ja) 半導体装置
JPH05235259A (ja) 半導体装置及び半導体装置ユニット
JPH02260551A (ja) 半導体装置
JPH02244753A (ja) 集積回路装置
JPH012338A (ja) ウエハスケ−ル半導体集積回路