JPH02207531A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02207531A JPH02207531A JP1026767A JP2676789A JPH02207531A JP H02207531 A JPH02207531 A JP H02207531A JP 1026767 A JP1026767 A JP 1026767A JP 2676789 A JP2676789 A JP 2676789A JP H02207531 A JPH02207531 A JP H02207531A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductor layer
- bump
- layer
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置のバンプの製造方法の改良に関し、半導体装
置のバンプの表面を平坦化し、バンプとリードとの接触
面積を増加して接着強度を向上するように改良すること
を目的とし、 半導体ウェーへのバンプ形成領域にバンプ基台となる第
１の導体層を形成し、前記の半導体ウェーハ上に絶縁膜
を形成し、この絶縁膜を前記の第１の導体層上から除去
し、この第１の導体層上と前記の絶縁膜上とにバリヤ金
属層を形成し、前記の半導体ウェーハ上にマスク層を形
成し、このマスク層を前記のバンプ形成領域から除去し
、このバンプ形成領域に金属層よりなるバンプを形成す
る工程を有する半導体装置の製造方法において、前記の
絶縁膜を前記の第１の導体層上から除去するにあたり、
前記の絶縁膜を格子状に残留し、前記の絶縁膜が除去さ
れた前記の第１の導体層上に第２の導電体層を埋設して
表面を平坦化するように構成する。
置のバンプの表面を平坦化し、バンプとリードとの接触
面積を増加して接着強度を向上するように改良すること
を目的とし、 半導体ウェーへのバンプ形成領域にバンプ基台となる第
１の導体層を形成し、前記の半導体ウェーハ上に絶縁膜
を形成し、この絶縁膜を前記の第１の導体層上から除去
し、この第１の導体層上と前記の絶縁膜上とにバリヤ金
属層を形成し、前記の半導体ウェーハ上にマスク層を形
成し、このマスク層を前記のバンプ形成領域から除去し
、このバンプ形成領域に金属層よりなるバンプを形成す
る工程を有する半導体装置の製造方法において、前記の
絶縁膜を前記の第１の導体層上から除去するにあたり、
前記の絶縁膜を格子状に残留し、前記の絶縁膜が除去さ
れた前記の第１の導体層上に第２の導電体層を埋設して
表面を平坦化するように構成する。
本発明は、半導体装置のバンプの製造方法の改良、特に
、バンプの表面を平坦化して、リードとの接触面積を増
加し、接着強度を向上する改良に関する。
、バンプの表面を平坦化して、リードとの接触面積を増
加し、接着強度を向上する改良に関する。
〔従来の技術〕゛
第５図参照
半導体ウェーハ１のバンブ形成領域２に通常の方法を使
用してバンプの基台となるアルミニウム等の第１の導体
層３を形成し、次いで、ＰＳＧ等の絶縁膜４を形成し、
これをパターニングして第１の導体層３上から除去した
後、全面にチタン、クローム等のバリヤ金属層９を形成
する。レジスト膜１０を形成し、これをパターニングし
てバンプ形成領域２から除去し、バリヤ金属層９を一方
の電極とする電界メツキ法を使用して、バンプ形成領域
２のバリヤ金属層９上に金属層よりなるバンプ１１を形
成する。次いで、レジスト膜１０を除去し、バンプ１１
をマスクとしてエツチングをなし、バンプ１１に覆われ
ていない領域のバリヤ金属層９を除去する。
用してバンプの基台となるアルミニウム等の第１の導体
層３を形成し、次いで、ＰＳＧ等の絶縁膜４を形成し、
これをパターニングして第１の導体層３上から除去した
後、全面にチタン、クローム等のバリヤ金属層９を形成
する。レジスト膜１０を形成し、これをパターニングし
てバンプ形成領域２から除去し、バリヤ金属層９を一方
の電極とする電界メツキ法を使用して、バンプ形成領域
２のバリヤ金属層９上に金属層よりなるバンプ１１を形
成する。次いで、レジスト膜１０を除去し、バンプ１１
をマスクとしてエツチングをなし、バンプ１１に覆われ
ていない領域のバリヤ金属層９を除去する。
第５図再参照、第６図参照
バンプ１１の下地をなすバリヤ金属層９が第５図に示す
ように凹形状となっているため、その上に電界メツキ法
を使用して形成されるバンプ１１の表面も平坦でなく、
凹形状となる。絶縁膜４の平坦化及び電界メツキ時のス
トレスによる絶縁膜４のクランク発生防止を目的として
、絶縁膜４上にポリイミド等の樹脂層１２をコーティン
グする場合には、第６図に示すように、バリヤ金属層９
の凹形状の段差がさらに大きくなり、バンプ１１の表面
の平坦性がさらに悪化する。
ように凹形状となっているため、その上に電界メツキ法
を使用して形成されるバンプ１１の表面も平坦でなく、
凹形状となる。絶縁膜４の平坦化及び電界メツキ時のス
トレスによる絶縁膜４のクランク発生防止を目的として
、絶縁膜４上にポリイミド等の樹脂層１２をコーティン
グする場合には、第６図に示すように、バリヤ金属層９
の凹形状の段差がさらに大きくなり、バンプ１１の表面
の平坦性がさらに悪化する。
バンプ１１の表面が凹形状になると、リードとの接触面
積が十分確保できなくなり、バンプとリードとをボンデ
ィングしたときの接着強度が低下し、リードが剥がれる
ことがある。
積が十分確保できなくなり、バンプとリードとをボンデ
ィングしたときの接着強度が低下し、リードが剥がれる
ことがある。
本発明の目的は、この欠点を解消することにあり、半導
体装置のバンプの表面を平坦化し、バンプとリードとの
接触面積を増加して接着強度を向上するように改良する
ことにある。
体装置のバンプの表面を平坦化し、バンプとリードとの
接触面積を増加して接着強度を向上するように改良する
ことにある。
上記の目的は、半導体ウェーハ（１）のバンプ形成領域
（２）にバンブ基台となる第１の導体層（３）を形成し
、前記の半導体ウェーハ（１）上に絶縁膜（４）を形成
し、この絶縁膜（４）を前記の第１の導体層（３）上か
ら除去し、この第１の導体層（３）上と前記の絶縁膜（
４）上とにバリヤ金属層（９）を形成し、前記の半導体
ウェーハ（１）上にマスク層（１０）を形成し、このマ
スク層（１０）を前記のバンブ形成領域（２）から除去
し、このバンブ形成領域（２）に金属層よりなるバンプ
（１１）を形成する工程を有する半導体装置の製造方法
において、前記の絶縁膜（４）を前記の第１の導体層（
３）上から除去するにあたり、前記の絶縁膜（４）を格
子状に残留し、前記の絶縁膜（４）が除去された前記の
第１の導体Ｎ（３）上に第２の導電体層（８）を埋設し
て表面を平坦化することによって達成される。なお、前
記の絶縁膜（４）を前記の第１の導体層（３）上から除
去するにあたり、前記の絶縁膜（４）を格子状に残留し
、第２の導電体層（８）を形成し、前記の絶縁膜（４）
が除去された前記の第１の導体層（３）上辺外から前記
の第２の導電体層（８）を除去して、前記の第２の導電
体層（８）をもって前記の絶縁膜（４）が除去された領
域を埋設すること−してもよい。
（２）にバンブ基台となる第１の導体層（３）を形成し
、前記の半導体ウェーハ（１）上に絶縁膜（４）を形成
し、この絶縁膜（４）を前記の第１の導体層（３）上か
ら除去し、この第１の導体層（３）上と前記の絶縁膜（
４）上とにバリヤ金属層（９）を形成し、前記の半導体
ウェーハ（１）上にマスク層（１０）を形成し、このマ
スク層（１０）を前記のバンブ形成領域（２）から除去
し、このバンブ形成領域（２）に金属層よりなるバンプ
（１１）を形成する工程を有する半導体装置の製造方法
において、前記の絶縁膜（４）を前記の第１の導体層（
３）上から除去するにあたり、前記の絶縁膜（４）を格
子状に残留し、前記の絶縁膜（４）が除去された前記の
第１の導体Ｎ（３）上に第２の導電体層（８）を埋設し
て表面を平坦化することによって達成される。なお、前
記の絶縁膜（４）を前記の第１の導体層（３）上から除
去するにあたり、前記の絶縁膜（４）を格子状に残留し
、第２の導電体層（８）を形成し、前記の絶縁膜（４）
が除去された前記の第１の導体層（３）上辺外から前記
の第２の導電体層（８）を除去して、前記の第２の導電
体層（８）をもって前記の絶縁膜（４）が除去された領
域を埋設すること−してもよい。
バンプ基台となる第１の導体層３上の絶縁膜４をパター
ニングして格子状に残留し、格子状の絶縁膜に囲まれた
各開口の大きさを５ｎ口程度と小さくし、この開口内に
選択ＣＶＤ法等を使用して第２の導電体層８を選択的に
埋設すれば第２の導電体層８の表面は平坦となる。また
、選択ＣＶＤ法等に代えて、スパッタ法等を使用して全
面に第２の導電体層を堆積した後、研磨をすれば、下記
の実験結果が示すように、小さな開口内の第２の導電体
層８の表面は平坦となる。その結果、第１の導体層３上
の格子状絶縁膜４と第２の導電体層８とよりなる層の表
面は平坦となる。
ニングして格子状に残留し、格子状の絶縁膜に囲まれた
各開口の大きさを５ｎ口程度と小さくし、この開口内に
選択ＣＶＤ法等を使用して第２の導電体層８を選択的に
埋設すれば第２の導電体層８の表面は平坦となる。また
、選択ＣＶＤ法等に代えて、スパッタ法等を使用して全
面に第２の導電体層を堆積した後、研磨をすれば、下記
の実験結果が示すように、小さな開口内の第２の導電体
層８の表面は平坦となる。その結果、第１の導体層３上
の格子状絶縁膜４と第２の導電体層８とよりなる層の表
面は平坦となる。
第７図参照
第７図はＰＳＧ膜と窒化シリコン膜とからなる厚さａｎ
の二重層に大きさＣ／１ｍ口の開口を形成し、全面にア
ルミニウム層を形成してこれを研磨したときに、開口内
に残留するアルミニウム層の中央す 部の高さをｂｎとしたときの埋め込み率＝−と開口寸法
Ｃとの関係を実験により求めたグラフである。
の二重層に大きさＣ／１ｍ口の開口を形成し、全面にア
ルミニウム層を形成してこれを研磨したときに、開口内
に残留するアルミニウム層の中央す 部の高さをｂｎとしたときの埋め込み率＝−と開口寸法
Ｃとの関係を実験により求めたグラフである。
第７図から、開口の寸法を５ｎ口程度以下にすれば、研
磨後に開口内に形成されるアルミニウム層の表面が実用
上支障のない程度に平坦化されることがわかる。
磨後に開口内に形成されるアルミニウム層の表面が実用
上支障のない程度に平坦化されることがわかる。
第１の導体層３上の格子状の絶縁ｌｌ！４と第２の導電
体層８とよりなる層の表面が平坦となれば、その上に形
成されるバリヤ金属層９も平坦となる。
体層８とよりなる層の表面が平坦となれば、その上に形
成されるバリヤ金属層９も平坦となる。
平坦なバリヤ金属層９上に電界メツキ法を使用してバン
プ１１を形成すれば、バンプ１１の表面は平坦となり、
リードとの接触面積が増加して接着強度が向上する。
プ１１を形成すれば、バンプ１１の表面は平坦となり、
リードとの接触面積が増加して接着強度が向上する。
なお、バリヤ金属層９と第１の導体層３との接触面積は
減少するが、そもそも、バンプ１１の寸法はボンディン
グの物理的条件によって決定されており、電流容量的に
は十分余裕があるので、何等障害とはならない。
減少するが、そもそも、バンプ１１の寸法はボンディン
グの物理的条件によって決定されており、電流容量的に
は十分余裕があるので、何等障害とはならない。
以下、図面を参照しっ＼、本発明の二つの実施例に係る
バンプ形成方法について説明する。
バンプ形成方法について説明する。
思」−匠
第２図参照
半導体ウェーハ１のバンブ形成Ｍ域２に、通常の方法を
使用してバンプの基台となる厚さ１１ｎ程度、大きさ１
００ｎ口程度のアルミニウム等の第１の導体層３を形成
し、次いで、ＰＳＧ等の絶縁膜４をｌｎ厚程度に形成し
、その上に窒化シリコン膜５を３，０００人厚程度に形
成する。なお、後の工程で形成されるバリヤ金属層のカ
バレージを改善するために、絶縁膜４上にポリイミド等
の樹脂膜６をコーティングして表面を平坦化しておくこ
とが効果的である。
使用してバンプの基台となる厚さ１１ｎ程度、大きさ１
００ｎ口程度のアルミニウム等の第１の導体層３を形成
し、次いで、ＰＳＧ等の絶縁膜４をｌｎ厚程度に形成し
、その上に窒化シリコン膜５を３，０００人厚程度に形
成する。なお、後の工程で形成されるバリヤ金属層のカ
バレージを改善するために、絶縁膜４上にポリイミド等
の樹脂膜６をコーティングして表面を平坦化しておくこ
とが効果的である。
第１図参照
フォトリソグラフィー法を使用して第１の導体層３上の
絶縁Ｈ４と窒化シリコン膜５とをバターニングして格子
状に残留し、格子に囲まれた開ロアの大きさを５ｎ口程
度とする０選択ＣＶＤ法を使用して、タングステン、モ
リブデン等の第２の導電体層８を開ロア内に選択的に埋
設する。
絶縁Ｈ４と窒化シリコン膜５とをバターニングして格子
状に残留し、格子に囲まれた開ロアの大きさを５ｎ口程
度とする０選択ＣＶＤ法を使用して、タングステン、モ
リブデン等の第２の導電体層８を開ロア内に選択的に埋
設する。
第３図参照
全面にチタン、タングステン、クローム、パラジウム、
白金、金等のバリヤ金属層９を０．３〜０．５ ｎ厚程
度に形成し、次いで、全面にレジスト膜１０を３Ｏｎ厚
程度に形成し、これをバターニングしてバンプ形成領域
２から除去し、バリヤ金属層９を一方の電極とする電界
メツキ法を使用して金メツキ等をなし、金等よりなるバ
ンプ１１を形成する。
白金、金等のバリヤ金属層９を０．３〜０．５ ｎ厚程
度に形成し、次いで、全面にレジスト膜１０を３Ｏｎ厚
程度に形成し、これをバターニングしてバンプ形成領域
２から除去し、バリヤ金属層９を一方の電極とする電界
メツキ法を使用して金メツキ等をなし、金等よりなるバ
ンプ１１を形成する。
第４図参照
レジスト膜１０を除去し、金等よりなるバンプ１１をマ
スクとしてエツチングをなし、バンプ１１に覆われてい
ない領域のバリヤ金属層９を除去する。
スクとしてエツチングをなし、バンプ１１に覆われてい
ない領域のバリヤ金属層９を除去する。
星ｌ■
第１例と同様に、第１の導体層３上に絶縁膜４と窒化シ
リコン膜５とを格子状に残留した後、スパッタ法等を使
用して全面に２ｎ厚程度のアルミニウム等の第２の導電
体層８を形成し、研磨して、窒化シリコン膜５上の第２
の導電体層８を除去し、格子状絶縁膜４に囲まれた開ロ
ア内に第２の導電体層８を埋設する。このとき、樹脂膜
６をもって絶縁膜４が平坦化されていれば、窒化シリコ
ン膜５上に形成された第２の導電体層８を研磨除去する
のに有効である。また、絶縁膜４上に形成されている窒
化シリコン膜５が研磨のストッパとして作用するので、
ＰＳＧ等の絶縁膜４が研磨により損傷されることはない
。
リコン膜５とを格子状に残留した後、スパッタ法等を使
用して全面に２ｎ厚程度のアルミニウム等の第２の導電
体層８を形成し、研磨して、窒化シリコン膜５上の第２
の導電体層８を除去し、格子状絶縁膜４に囲まれた開ロ
ア内に第２の導電体層８を埋設する。このとき、樹脂膜
６をもって絶縁膜４が平坦化されていれば、窒化シリコ
ン膜５上に形成された第２の導電体層８を研磨除去する
のに有効である。また、絶縁膜４上に形成されている窒
化シリコン膜５が研磨のストッパとして作用するので、
ＰＳＧ等の絶縁膜４が研磨により損傷されることはない
。
引き続きなされるバリヤ金属層９の形成及びそれ以降の
工程は第１例と同一である。
工程は第１例と同一である。
以上説明せるとおり、本発明に係る半導体装置のバンプ
形成方法においては、バンプの基台となる第１の導体層
上に形成された絶縁膜をバターニングして格子状に残留
し、格子状絶縁膜に囲まれた小さな開口内に第２の導電
体層を埋設するので、埋設された第２の導電体層の表面
は平坦となる。
形成方法においては、バンプの基台となる第１の導体層
上に形成された絶縁膜をバターニングして格子状に残留
し、格子状絶縁膜に囲まれた小さな開口内に第２の導電
体層を埋設するので、埋設された第２の導電体層の表面
は平坦となる。
その結果、第１の導体層上の格子状絶縁膜と埋設された
第２の導電体層とをもって形成される屡の表面は平坦と
なり、その上に形成されるバリヤ金属層も平坦となる。
第２の導電体層とをもって形成される屡の表面は平坦と
なり、その上に形成されるバリヤ金属層も平坦となる。
その結果、電界メツキ法を使用して形成されるバンプ表
面も平坦となるので、リードとの接触面積が増加し、接
着強度が向上する。なお、バリヤ金属層は大きな段差部
に形成されることがないため、カバレージ不良に起因す
るバリヤ性低下が発生しないので、バリヤ金属層を薄く
することが可能である。
面も平坦となるので、リードとの接触面積が増加し、接
着強度が向上する。なお、バリヤ金属層は大きな段差部
に形成されることがないため、カバレージ不良に起因す
るバリヤ性低下が発生しないので、バリヤ金属層を薄く
することが可能である。
第１図〜第４図は、本発明の一実施例に係るバンプ形成
工程図である。 第５図、第６図は、従来技術に係るバンプ形成工程図で
ある。 第７図は開口寸法と埋め込み率との関係を示すグラフで
ある。 １・・・半導体ウヱーハ、 ２・・・バンプ形成領域、 ３・・・第１の導体層、 絶縁膜、 窒化シリコン膜、 樹脂膜、 開口、 第２の導電体層、 バリヤ金属層、 マスク層（レジスト膜）、 バンプ、 樹脂層。 工程図 Ｂ２図
工程図である。 第５図、第６図は、従来技術に係るバンプ形成工程図で
ある。 第７図は開口寸法と埋め込み率との関係を示すグラフで
ある。 １・・・半導体ウヱーハ、 ２・・・バンプ形成領域、 ３・・・第１の導体層、 絶縁膜、 窒化シリコン膜、 樹脂膜、 開口、 第２の導電体層、 バリヤ金属層、 マスク層（レジスト膜）、 バンプ、 樹脂層。 工程図 Ｂ２図
Claims (1)
- 【特許請求の範囲】 ［１］半導体ウェーハ（１）のバンプ形成領域（２）に
バンプ基台となる第１の導体層（３）を形成し、 前記半導体ウェーハ（１）上に絶縁膜（４）を形成し、
該絶縁膜（４）を前記第１の導体層（３）上から除去し
、 該第１の導体層（３）上と前記絶縁膜（４）上とにバリ
ヤ金属層（９）を形成し、 前記半導体ウェーハ（１）上にマスク層（１０）を形成
し、該マスク層（１０）を前記バンプ形成領域（２）か
ら除去し、 該バンプ形成領域（２）に金属層よりなるバンプ（１１
）を形成する 工程を有する半導体装置の製造方法において、前記絶縁
膜（４）を前記第１の導体層（３）上から除去するにあ
たり、前記絶縁膜（４）を格子状に残留し、 前記絶縁膜（４）が除去された前記第１の導体層（３）
上に第２の導電体層（８）を埋設して表面を平坦化する ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026767A JPH02207531A (ja) | 1989-02-07 | 1989-02-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026767A JPH02207531A (ja) | 1989-02-07 | 1989-02-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02207531A true JPH02207531A (ja) | 1990-08-17 |
Family
ID=12202442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1026767A Pending JPH02207531A (ja) | 1989-02-07 | 1989-02-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02207531A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04294560A (ja) * | 1991-03-23 | 1992-10-19 | Nec Yamaguchi Ltd | 絶縁膜の検査方法 |
| US7638421B2 (en) | 2003-10-03 | 2009-12-29 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
| CN112400211A (zh) * | 2018-07-13 | 2021-02-23 | 株式会社村田制作所 | 层叠电子部件以及层叠电子部件的制造方法 |
-
1989
- 1989-02-07 JP JP1026767A patent/JPH02207531A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04294560A (ja) * | 1991-03-23 | 1992-10-19 | Nec Yamaguchi Ltd | 絶縁膜の検査方法 |
| US7638421B2 (en) | 2003-10-03 | 2009-12-29 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
| CN112400211A (zh) * | 2018-07-13 | 2021-02-23 | 株式会社村田制作所 | 层叠电子部件以及层叠电子部件的制造方法 |
| CN112400211B (zh) * | 2018-07-13 | 2022-06-14 | 株式会社村田制作所 | 层叠电子部件以及层叠电子部件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834365A (en) | Method of forming a bonding pad | |
| JPH0778826A (ja) | チップバンプの製造方法 | |
| JP3453170B2 (ja) | 改良型半導体ボンドパッド構成体及びその製造方法 | |
| US6268090B1 (en) | Process for manufacturing semiconductor device and exposure mask | |
| JP2000183061A (ja) | 半導体装置の製造方法 | |
| JP2001257226A (ja) | 半導体集積回路装置 | |
| JP5891753B2 (ja) | 半導体装置の製造方法 | |
| JP3685645B2 (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH027435A (ja) | 金属パンプ電極を有する半導体装置 | |
| KR950002953B1 (ko) | 다층금속 배선구조를 이용한 반도체 장치의 제조방법 | |
| JP4844084B2 (ja) | 半導体装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPH04174522A (ja) | 半導体装置のバンプ形成メッキの製造方法 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| JPH01109749A (ja) | 配線形成方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPH05206142A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6362104B2 (ja) | ||
| JPS61276324A (ja) | 半導体装置の製造方法 | |
| JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPH05251441A (ja) | 半導体集積回路装置の製造方法 |