JPH02210820A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH02210820A JPH02210820A JP1031510A JP3151089A JPH02210820A JP H02210820 A JPH02210820 A JP H02210820A JP 1031510 A JP1031510 A JP 1031510A JP 3151089 A JP3151089 A JP 3151089A JP H02210820 A JPH02210820 A JP H02210820A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polysilicon
- molecular beam
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は分子線成長をもちいたバイポーラトランジスタ
の製造方法、詳しくはポリシリコンエミッタ作成方法に
関する。
の製造方法、詳しくはポリシリコンエミッタ作成方法に
関する。
（従来の技術）
近年、ＮＰＮ型バイポーラトランジスタのエミッタ材料
としてポリシリコンが利用されている。バレンがアイ・
イー・イー・イー・トランザクション・オン・エレクト
ロン・デバイスＥＤ−３２巻１３０７ページ（Ｐ。
としてポリシリコンが利用されている。バレンがアイ・
イー・イー・イー・トランザクション・オン・エレクト
ロン・デバイスＥＤ−３２巻１３０７ページ（Ｐ。
Ｈａｌｅｎ ａｎｄ Ｄ、 Ｌ、 Ｐｕ１ｆｒｅｙ、
ＩＥＢＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎＥｌｅｃｔｒ
ｏｎ Ｄｅｖｉｃｅｓ、 ＥＤ−３２（１９８５） １
３０７．）に述べているように、ポリシリコンエミッタ
を用いると単結晶エミッタを用いる場合に比べて電流増
幅率が最高２０倍も向上することが知られている。これ
は、バラトンがアイ・イー・イー・イー・トランザクシ
ョン・オン・エレクトロン・デバイスＥＤ−３３巻１７
５４ページ（Ｇ、 Ｌ、 Ｐａｔｔｏｎ、 Ｊ、 Ｃ，
Ｂｒａｖｍａｎ ａｎｄ Ｊ、 Ｄ、 Ｐｌｕｍｍｅｒ
。
ＩＥＢＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎＥｌｅｃｔｒ
ｏｎ Ｄｅｖｉｃｅｓ、 ＥＤ−３２（１９８５） １
３０７．）に述べているように、ポリシリコンエミッタ
を用いると単結晶エミッタを用いる場合に比べて電流増
幅率が最高２０倍も向上することが知られている。これ
は、バラトンがアイ・イー・イー・イー・トランザクシ
ョン・オン・エレクトロン・デバイスＥＤ−３３巻１７
５４ページ（Ｇ、 Ｌ、 Ｐａｔｔｏｎ、 Ｊ、 Ｃ，
Ｂｒａｖｍａｎ ａｎｄ Ｊ、 Ｄ、 Ｐｌｕｍｍｅｒ
。
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｄｅｖｉｃｅｓ、 ＥＤ−３３（１９８６）１
７５４．） ニ述ヘテイル様に気相成長法（ＣＶＤ）
によってポリシリコンを堆積する時に、単結晶ベースの
表面についた自然酸化膜が単結晶ベースとポリシリコン
エミッタ界面に埋めこまれ、この極めて薄い酸化膜がホ
ールバリアとして働いているためであると考えられてい
る。しかし、電子及びホールに対する酸化膜のバリアの
トンネリング確率は、酸化膜厚に大きく依存し、たとえ
ば、グリーンがソリッド・ステート・エレクトロニクス
１７巻５５１ ペ − ジ（Ｍ、 Ａ、 Ｇｒｅｅｎ
、 Ｆ、 Ｄ、 Ｋｉｎｇ ａｎｄ Ｊ。
ｒｏｎ Ｄｅｖｉｃｅｓ、 ＥＤ−３３（１９８６）１
７５４．） ニ述ヘテイル様に気相成長法（ＣＶＤ）
によってポリシリコンを堆積する時に、単結晶ベースの
表面についた自然酸化膜が単結晶ベースとポリシリコン
エミッタ界面に埋めこまれ、この極めて薄い酸化膜がホ
ールバリアとして働いているためであると考えられてい
る。しかし、電子及びホールに対する酸化膜のバリアの
トンネリング確率は、酸化膜厚に大きく依存し、たとえ
ば、グリーンがソリッド・ステート・エレクトロニクス
１７巻５５１ ペ − ジ（Ｍ、 Ａ、 Ｇｒｅｅｎ
、 Ｆ、 Ｄ、 Ｋｉｎｇ ａｎｄ Ｊ。
Ｓｈｅｗｃｈｕｎ、 ５ｏｌｉｄ ５ｔａｔｅ Ｅｌｅ
ｃｔｒｏｎ、、 １７ （１９７４）５５１．）に述べ
ているように酸化膜厚が２人変化するとトンネリング電
流が１桁も変化してしまう。従って、バイポーラトラン
ジスタのホールバリアとして酸化膜を用いるためには、
自然酸化膜程度の厚さ領域で、２Å以下の膜厚制御を行
い、電子に対してはバリアとして働かず、ホールに対し
てはバリアとなる様にしなければならない。現状では、
この様な精密な制御は難しく、ポリシリコン堆積前の基
板の清浄化方法の違い等によって、電流増幅率が大きく
変ってしまうという問題点がある。
ｃｔｒｏｎ、、 １７ （１９７４）５５１．）に述べ
ているように酸化膜厚が２人変化するとトンネリング電
流が１桁も変化してしまう。従って、バイポーラトラン
ジスタのホールバリアとして酸化膜を用いるためには、
自然酸化膜程度の厚さ領域で、２Å以下の膜厚制御を行
い、電子に対してはバリアとして働かず、ホールに対し
てはバリアとなる様にしなければならない。現状では、
この様な精密な制御は難しく、ポリシリコン堆積前の基
板の清浄化方法の違い等によって、電流増幅率が大きく
変ってしまうという問題点がある。
また、近年、高速バイポーラ素子、マイクロ波用素子あ
るいは超格子構造素子などへの応用を目的として、これ
までのシリコン薄膜成長技術に比べより低温で成長が行
なわれ、しかも原子層レベルでの成長の制御ができると
いう特徴を有する高真空内でのシリコン分子線成長（Ｓ
ｉＭＢＥ）技術が盛んに研究開発されている。このＭＢ
Ｅ技術においては、酸素分子線とシリコン分子線を同時
に照射することによって、膜厚が極めて精密に制御され
た薄いＳｉＯ３膜を形成することが可能である。また、
加熱した基板に酸素を照射する低圧熱酸化によっても同
様な膜の形成が可能である。しかし、これらの方法によ
ってベース層上に自然酸化膜と同等もしくはそれよりも
薄い膜厚が精密に制御された５１０２膜を形成し、その
後、従来の方法であるＣＶＤによってポリシリコンエミ
ッタを形成した場合、ＭＢＥチャンバーより大気中にウ
ェハーを取り出すとベース層上の酸化が進み、また、Ｃ
ＶＤ装置内においても高温、高圧下に曝されるために自
然酸化膜を使った場合に比べて差がなくなってしまうと
いう問題点がある。
るいは超格子構造素子などへの応用を目的として、これ
までのシリコン薄膜成長技術に比べより低温で成長が行
なわれ、しかも原子層レベルでの成長の制御ができると
いう特徴を有する高真空内でのシリコン分子線成長（Ｓ
ｉＭＢＥ）技術が盛んに研究開発されている。このＭＢ
Ｅ技術においては、酸素分子線とシリコン分子線を同時
に照射することによって、膜厚が極めて精密に制御され
た薄いＳｉＯ３膜を形成することが可能である。また、
加熱した基板に酸素を照射する低圧熱酸化によっても同
様な膜の形成が可能である。しかし、これらの方法によ
ってベース層上に自然酸化膜と同等もしくはそれよりも
薄い膜厚が精密に制御された５１０２膜を形成し、その
後、従来の方法であるＣＶＤによってポリシリコンエミ
ッタを形成した場合、ＭＢＥチャンバーより大気中にウ
ェハーを取り出すとベース層上の酸化が進み、また、Ｃ
ＶＤ装置内においても高温、高圧下に曝されるために自
然酸化膜を使った場合に比べて差がなくなってしまうと
いう問題点がある。
（発明が解決しようとする問題点）
本発明の目的は、この様な従来の欠点を除去せしめて、
極めて薄く、厚さを精密に制御されたシリコン酸化膜の
ホールバリアをベース層との界面に設けたポリシリコン
エミッタの作成方法を提供することにある。
極めて薄く、厚さを精密に制御されたシリコン酸化膜の
ホールバリアをベース層との界面に設けたポリシリコン
エミッタの作成方法を提供することにある。
（問題点を解決するための手段）
本発明は、ベース層の露出した基板表面を清浄化した後
に、このベース層表面にシリコン分子線と酸素分子線を
同時に照射することによりシリコン酸化膜を形成する第
１の工程と、シリコン酸化膜を含む基板上にシリコン分
子線を照射することによりポリシリコンを形成する第２
の工程とを同一の真空槽内もしくは真空によってつなが
った真空槽内で続けて行うことを特徴とするバイポーラ
トランジスタの製造方法と、ベース層の露出した基板表
面を清浄化した後に、基板を加熱しながら酸素を照射す
る低圧熱酸化によってこのベース層表面にシリコン酸化
膜を形成する第１の工程と、シリコン酸化膜を含む基板
上にシリコン分子線を照射することによりポリシリコン
を形成する第２の工程とを同一の真空槽内もしくは真空
によってつながった真空槽内で続けて行うことを特徴と
するバイポーラトランジスタの製造方法とを提供するも
のである。
に、このベース層表面にシリコン分子線と酸素分子線を
同時に照射することによりシリコン酸化膜を形成する第
１の工程と、シリコン酸化膜を含む基板上にシリコン分
子線を照射することによりポリシリコンを形成する第２
の工程とを同一の真空槽内もしくは真空によってつなが
った真空槽内で続けて行うことを特徴とするバイポーラ
トランジスタの製造方法と、ベース層の露出した基板表
面を清浄化した後に、基板を加熱しながら酸素を照射す
る低圧熱酸化によってこのベース層表面にシリコン酸化
膜を形成する第１の工程と、シリコン酸化膜を含む基板
上にシリコン分子線を照射することによりポリシリコン
を形成する第２の工程とを同一の真空槽内もしくは真空
によってつながった真空槽内で続けて行うことを特徴と
するバイポーラトランジスタの製造方法とを提供するも
のである。
（作用）
初めに、本発明の原理について説明する。第２図におい
て超高真空槽内に導入されたベース層である単結晶５ｉ
１２上には自然酸化膜１１が存在する（ａ）。
て超高真空槽内に導入されたベース層である単結晶５ｉ
１２上には自然酸化膜１１が存在する（ａ）。
これを超高真空内で加熱すると自然酸化膜１１が蒸発し
、Ｓｉの清浄面が現れる（ｂ）。この清浄面上にＳｉ分
子線と０□分子線を同時蒸着するかもしくは加熱した基
板に酸素を送る低圧熱酸化をおこなうと極めて薄い５ｉ
ｏ２１３が形成される（Ｃ）。この状態で真空槽から大
気中に取り出すとベース表面上の酸化が進み酸化膜厚は
自然酸化膜と同じになってしまう。
、Ｓｉの清浄面が現れる（ｂ）。この清浄面上にＳｉ分
子線と０□分子線を同時蒸着するかもしくは加熱した基
板に酸素を送る低圧熱酸化をおこなうと極めて薄い５ｉ
ｏ２１３が形成される（Ｃ）。この状態で真空槽から大
気中に取り出すとベース表面上の酸化が進み酸化膜厚は
自然酸化膜と同じになってしまう。
そこで、発明者は、真空槽から出さずに、０□を排気後
、連続してＳｉ分子線を照射すれば、（ｄ）に示すよう
に薄い５１０２膜を埋め込んだ形で、この５１０２膜上
にポリシリコン１４が形成され、この酸化膜はホールの
バリアとして機能することを初めて見出した。１度埋め
られてしまうと大気中に出しても５１０２には変化がな
く、上部ポリシリコン層にＡｓ拡散を行えばエミッタが
形成され。以上の方法によって形成されたエミッタとベ
ースとの間の薄いＳｉＯ２バリアの電子に対する有効質
量はホールに対する有効質量より小さいために、バリア
の厚さを適切に選べば電子だけを通してホールを抑える
ことができるわけである。尚、ＳｉＯ２を形成する工程
とポリシリコンを形成する工程は別の真空槽内で行うこ
とも可能であるが、このときは再真空槽を真空トンネル
でつなぎ、基板が大気に触れ酸化しないようにしなけれ
ばならない。
、連続してＳｉ分子線を照射すれば、（ｄ）に示すよう
に薄い５１０２膜を埋め込んだ形で、この５１０２膜上
にポリシリコン１４が形成され、この酸化膜はホールの
バリアとして機能することを初めて見出した。１度埋め
られてしまうと大気中に出しても５１０２には変化がな
く、上部ポリシリコン層にＡｓ拡散を行えばエミッタが
形成され。以上の方法によって形成されたエミッタとベ
ースとの間の薄いＳｉＯ２バリアの電子に対する有効質
量はホールに対する有効質量より小さいために、バリア
の厚さを適切に選べば電子だけを通してホールを抑える
ことができるわけである。尚、ＳｉＯ２を形成する工程
とポリシリコンを形成する工程は別の真空槽内で行うこ
とも可能であるが、このときは再真空槽を真空トンネル
でつなぎ、基板が大気に触れ酸化しないようにしなけれ
ばならない。
（実施例）
次に発明の実施例について具体的に説明する。
初めに、Ｓｉ中に埋め込まれた極めて薄い５１０２膜の
形成について説明する。実験は４０ｃｃの電子銃式Ｓｉ
蒸着器を備えたＭＢＥ装置を用いて行った。試料ウェハ
ーには４インチｎ及びｐ型５ｉ（１００） ０．０１〜
０．０２Ωｃｍ基板を用いた。試料ウェハーは通常のＲ
ＣＡ洗浄後、形成室内に搬送し１０人のａ−８ｉを堆積
後、８００９０１分間の清浄化処理を行い、清浄面を出
し、成長温度５００°Ｃでバッファ層であるエピタキシ
ャル層を３０００人成長した。基板温度を室温に下げた
後、ノズルから純度９９．９９９９％の酸素を形成室内
にリークし電子銃式Ｓｉ蒸着器から、ＳｉＯ２の形成速
度換算で０．５５Ａ／８のＳｉ分子線を照射し清浄面上
に酸化膜を形成した。酸素分圧は５ Ｘ １０ Ｔｏ
ｒｒとし、形成膜厚は２．５人から６０人まで変化させ
た。さらに、成長室内にリークした酸素を排気し、基板
温度を再び５００°Ｃに上げ、真空度Ｉ Ｘ １０
Ｔｏｒｒ雰囲気中で、この酸化膜上に成長速度１．０Ａ
／ＳでＳｉを堆積し、下層の酸化膜厚による上層Ｓｉの
結晶性の変化をＲＨＥＥＤによって調べた。
形成について説明する。実験は４０ｃｃの電子銃式Ｓｉ
蒸着器を備えたＭＢＥ装置を用いて行った。試料ウェハ
ーには４インチｎ及びｐ型５ｉ（１００） ０．０１〜
０．０２Ωｃｍ基板を用いた。試料ウェハーは通常のＲ
ＣＡ洗浄後、形成室内に搬送し１０人のａ−８ｉを堆積
後、８００９０１分間の清浄化処理を行い、清浄面を出
し、成長温度５００°Ｃでバッファ層であるエピタキシ
ャル層を３０００人成長した。基板温度を室温に下げた
後、ノズルから純度９９．９９９９％の酸素を形成室内
にリークし電子銃式Ｓｉ蒸着器から、ＳｉＯ２の形成速
度換算で０．５５Ａ／８のＳｉ分子線を照射し清浄面上
に酸化膜を形成した。酸素分圧は５ Ｘ １０ Ｔｏ
ｒｒとし、形成膜厚は２．５人から６０人まで変化させ
た。さらに、成長室内にリークした酸素を排気し、基板
温度を再び５００°Ｃに上げ、真空度Ｉ Ｘ １０
Ｔｏｒｒ雰囲気中で、この酸化膜上に成長速度１．０Ａ
／ＳでＳｉを堆積し、下層の酸化膜厚による上層Ｓｉの
結晶性の変化をＲＨＥＥＤによって調べた。
（１００）清浄面上にＳｉＯ２を５人成長した後、再び
Ｓｉの成長を行ったときのＲＨＥＥＤパターンの変化を
観察した。清浄面であることを示す超格子パターンはＳ
ｉｏ２成長後、完全に消え１刈パターンとなった。
Ｓｉの成長を行ったときのＲＨＥＥＤパターンの変化を
観察した。清浄面であることを示す超格子パターンはＳ
ｉｏ２成長後、完全に消え１刈パターンとなった。
上層Ｓｉの厚さが７０人になるとＲＨＥＥＤパターンは
３次元エピタキシャル成長に特有のパターンとなり、上
層Ｓｉはエピタキシャル成長していることがわかった。
３次元エピタキシャル成長に特有のパターンとなり、上
層Ｓｉはエピタキシャル成長していることがわかった。
成長様式はホモエピタキシャル成長における層状成長で
はなくアイランド成長が起こっている。さらに、上層Ｓ
ｉが５００Å以上では再び２×１の２次元パターンが現
れ、エビアイランドは合体して再び平坦な表面となるこ
とがわかった。一方、清浄面上にＳｉＯを７．５人を成
長した後、再びＳｉの成長を行った場合には、上層Ｓｉ
のＲＨＥＥＤのパターンはりングパターンとなり、上層
Ｓｉは多結晶となることがわ力じた。ＳｉＯの膜厚が７
．５Å以上ではすべて上層Ｓｉは多結晶となった。
はなくアイランド成長が起こっている。さらに、上層Ｓ
ｉが５００Å以上では再び２×１の２次元パターンが現
れ、エビアイランドは合体して再び平坦な表面となるこ
とがわかった。一方、清浄面上にＳｉＯを７．５人を成
長した後、再びＳｉの成長を行った場合には、上層Ｓｉ
のＲＨＥＥＤのパターンはりングパターンとなり、上層
Ｓｉは多結晶となることがわ力じた。ＳｉＯの膜厚が７
．５Å以上ではすべて上層Ｓｉは多結晶となった。
また、上層Ｓｉの形成温度は１００６Ｃ以上でなければ
ならない。１００°Ｃ以下では上層Ｓｉは多結晶になら
ず、非晶質となる。さらに、上層Ｓｉの形成温度が８６
０°Ｃ以上になると、照射されるＳｉと基板のＳｉＯ２
が反応してＳｉＯとなり蒸発するため、形成温度は８６
０°Ｃ以下でなければならない。
ならない。１００°Ｃ以下では上層Ｓｉは多結晶になら
ず、非晶質となる。さらに、上層Ｓｉの形成温度が８６
０°Ｃ以上になると、照射されるＳｉと基板のＳｉＯ２
が反応してＳｉＯとなり蒸発するため、形成温度は８６
０°Ｃ以下でなければならない。
同様の現象は加熱したＳｉ基板に０２分子だけを照射す
る低圧熱酸化においても見出された。５ｉ（１００）清
浄面を基板温度５００°Ｃ１酸素分圧５ Ｘ １０
Ｔｏｒｒで２０分酸化した後、再びＳｉの成長を行った
場合、ＲＨＥＥＤパターンは３次元エピタキシャル成長
に特有のパターンとなり、上層Ｓｉはエピタキシャルア
イランド成長していることがわかった。ところが酸化時
間が３０分をこえると、上層ＳｉのＲＨＥＥＤパターン
はリングパターンとなり、上層はＳｉは多結晶であった
。第３図は低圧熱酸化後、上層Ｓｉを形成する前の段階
で測定したＡＥＳ酸素ピークの酸化時間依存性を示した
ものである。この図から分かるように酸素ピークは飽和
しておりエピタキシャル成長からポリシリコン形成に変
化する点で酸素ピークに大きな変化はなかった。このこ
とは、表面の酸素濃度が飽和していることを示しており
、上層Ｓｉは低圧熱酸化によって形成された酸化膜の膜
厚がある値を越えた時、多結晶になる考えられる。
る低圧熱酸化においても見出された。５ｉ（１００）清
浄面を基板温度５００°Ｃ１酸素分圧５ Ｘ １０
Ｔｏｒｒで２０分酸化した後、再びＳｉの成長を行った
場合、ＲＨＥＥＤパターンは３次元エピタキシャル成長
に特有のパターンとなり、上層Ｓｉはエピタキシャルア
イランド成長していることがわかった。ところが酸化時
間が３０分をこえると、上層ＳｉのＲＨＥＥＤパターン
はリングパターンとなり、上層はＳｉは多結晶であった
。第３図は低圧熱酸化後、上層Ｓｉを形成する前の段階
で測定したＡＥＳ酸素ピークの酸化時間依存性を示した
ものである。この図から分かるように酸素ピークは飽和
しておりエピタキシャル成長からポリシリコン形成に変
化する点で酸素ピークに大きな変化はなかった。このこ
とは、表面の酸素濃度が飽和していることを示しており
、上層Ｓｉは低圧熱酸化によって形成された酸化膜の膜
厚がある値を越えた時、多結晶になる考えられる。
以上のように、分子線成長及び低圧熱酸化共に、５ｉ０
２が薄い時にはエピタキシャル情報は５ｉＯＺ上に伝え
られる。これには次の３つの説明が可能である。第一は
薄い８１０２膜に゛ピンホールがあり、このピンホール
を通してエピタキシャル情報が伝えられる場合、第二は
上層Ｓ成長初期にＳｉと５ｔＯ２が反応し薄いＳｉＯ□
膜が核形成して下層Ｓｉが露出し、エピタキシャル情報
が伝えられる場合、第３は薄い５１０２がなんらかのエ
ピタキシャル情報を持つ場合である。ただし、Ｓｉｏ２
膜厚が７．５Å以上では、エピタキシャル情報は伝わら
ないので、少なくともこの膜厚以上では下層Ｓｉと上層
ＳｉはＳｉＯ□によって分離されていると考えられ、こ
の膜厚以上ではホールバリアとして有効に機能すると考
えられる。実際に二土らのＳｉ中に埋め込んだＳｉＯ□
を断面ＴＥＭの格子像用察したところ、ＳｉＯの膜厚が
５人のものでは５１０２は直径１２人程度の析出物とな
っており、また、これら析出物間にはＳｉＯ□のない部
分が観察され、このＳｉＯ□の開口部分からエピタキシ
ャル情報が上部母層に伝わっていた。また、この場合に
５ｉ０２／Ｓｉ界面は界面は平坦ではなく２０人に及び
界面層となっていた。一方ＳｉＯを７．５人つけて上部
Ｓｉがポリシリコンとなった試料では、アモルファスＳ
ｉＯ２に特有の像が下部単結晶Ｓｉと上部ポリシリコン
の間に観察され、このＳｉＯ２によって上部Ｓｉと下部
Ｓｉは完全に分離されていた。また、ＳｉＯ２／Ｓｉ界
面は極めて平坦であった。さらに、この８１０２像の幅
はＳｉの格子間隔から計算して約８人であり、設計値に
ほぼ対応した。この５１０２像の幅は分子線成長する５
１０２像の厚さに対応し、８人から６ＯＡまで制御する
ことができた。
２が薄い時にはエピタキシャル情報は５ｉＯＺ上に伝え
られる。これには次の３つの説明が可能である。第一は
薄い８１０２膜に゛ピンホールがあり、このピンホール
を通してエピタキシャル情報が伝えられる場合、第二は
上層Ｓ成長初期にＳｉと５ｔＯ２が反応し薄いＳｉＯ□
膜が核形成して下層Ｓｉが露出し、エピタキシャル情報
が伝えられる場合、第３は薄い５１０２がなんらかのエ
ピタキシャル情報を持つ場合である。ただし、Ｓｉｏ２
膜厚が７．５Å以上では、エピタキシャル情報は伝わら
ないので、少なくともこの膜厚以上では下層Ｓｉと上層
ＳｉはＳｉＯ□によって分離されていると考えられ、こ
の膜厚以上ではホールバリアとして有効に機能すると考
えられる。実際に二土らのＳｉ中に埋め込んだＳｉＯ□
を断面ＴＥＭの格子像用察したところ、ＳｉＯの膜厚が
５人のものでは５１０２は直径１２人程度の析出物とな
っており、また、これら析出物間にはＳｉＯ□のない部
分が観察され、このＳｉＯ□の開口部分からエピタキシ
ャル情報が上部母層に伝わっていた。また、この場合に
５ｉ０２／Ｓｉ界面は界面は平坦ではなく２０人に及び
界面層となっていた。一方ＳｉＯを７．５人つけて上部
Ｓｉがポリシリコンとなった試料では、アモルファスＳ
ｉＯ２に特有の像が下部単結晶Ｓｉと上部ポリシリコン
の間に観察され、このＳｉＯ２によって上部Ｓｉと下部
Ｓｉは完全に分離されていた。また、ＳｉＯ２／Ｓｉ界
面は極めて平坦であった。さらに、この８１０２像の幅
はＳｉの格子間隔から計算して約８人であり、設計値に
ほぼ対応した。この５１０２像の幅は分子線成長する５
１０２像の厚さに対応し、８人から６ＯＡまで制御する
ことができた。
次に、Ｓｉ中に埋め込んだ薄い５１０２膜が電気的にホ
ールバリアとして働くかどうか調べた。実験は、Ｐ （
１００）及びＮ （１００）基板上にＰ型及びＮ型エピ
タキシャルバッファー層をａｏｏｏＡ成長し、室温まで
冷却した後、Ｓｉと０との同時蒸着によって８１０２を
形成し、再び基板温度を５００°Ｃまで上げてＰ型及び
Ｎ型ドーピングされたＳｉ層をａｏｏｏＡ成長した。Ｐ
型ドーピングにはＢをＮ型ドーピングにはｓｂをもちい
た。ＢのドーピングはＨＢＯ２をＰＢＮのルツボ内で加
熱することによって、ｓｂのドーピングはｓｂをＰＢＮ
のルツボ内で加熱し、しかも試料基板に一４００ｖの電
圧を印加してｓｂの付着係数を上げることによって行っ
た。８１０２の膜厚は２０人〜６０Ａとした。このとき
上層Ｓｉ層はすべて多結晶Ｓｉであることを確認した。
ールバリアとして働くかどうか調べた。実験は、Ｐ （
１００）及びＮ （１００）基板上にＰ型及びＮ型エピ
タキシャルバッファー層をａｏｏｏＡ成長し、室温まで
冷却した後、Ｓｉと０との同時蒸着によって８１０２を
形成し、再び基板温度を５００°Ｃまで上げてＰ型及び
Ｎ型ドーピングされたＳｉ層をａｏｏｏＡ成長した。Ｐ
型ドーピングにはＢをＮ型ドーピングにはｓｂをもちい
た。ＢのドーピングはＨＢＯ２をＰＢＮのルツボ内で加
熱することによって、ｓｂのドーピングはｓｂをＰＢＮ
のルツボ内で加熱し、しかも試料基板に一４００ｖの電
圧を印加してｓｂの付着係数を上げることによって行っ
た。８１０２の膜厚は２０人〜６０Ａとした。このとき
上層Ｓｉ層はすべて多結晶Ｓｉであることを確認した。
上層Ｓｉ上にＰ型ではＡＩ、 Ｎ型ではＡｕＳｂでコン
タクトをとり、この電極をマスクにして周囲のＳｉを基
板が露出するまでエツチングして除去した。電極の直径
は０．６ｍｍであった。バックコンタクトはＩｎでとっ
た。第４図ａ）、ｂ）は下層単結晶Ｓｉからホール及び
電子を注入したときのトンネル電流のＳｉＯ２膜厚依存
性を比較したものである。Ｎ型、Ｐ型共にＳｉＯ□の膜
厚が厚くなるに従ってトンネル電流量が減少している。
タクトをとり、この電極をマスクにして周囲のＳｉを基
板が露出するまでエツチングして除去した。電極の直径
は０．６ｍｍであった。バックコンタクトはＩｎでとっ
た。第４図ａ）、ｂ）は下層単結晶Ｓｉからホール及び
電子を注入したときのトンネル電流のＳｉＯ２膜厚依存
性を比較したものである。Ｎ型、Ｐ型共にＳｉＯ□の膜
厚が厚くなるに従ってトンネル電流量が減少している。
Ｎ型ではｓｂドーピング量が少なく上層ポリＳｉの抵抗
が高かったため、８１０２膜厚２０人のものではＰ型よ
り低い値となっているが、３０人以上では８１０２バリ
アの方が直列抵抗よりきいてくるためにＮ型トンネル電
流の方がＰ型よりも１桁高い値となっている。以上の実
験よりこの酸化膜がホールバリアとして機能することが
わかった。ただし、酸化膜厚を厚くすると電子の注入も
低下するため酸化膜厚はＩＯＡ〜２０人のところが妥当
である。加熱したＳｉ基板に０２分子だけを照射する低
圧熱酸化によって得られた８１０２膜についても上記と
同様の実験を行いホールバリアとして機能することを確
認した。
が高かったため、８１０２膜厚２０人のものではＰ型よ
り低い値となっているが、３０人以上では８１０２バリ
アの方が直列抵抗よりきいてくるためにＮ型トンネル電
流の方がＰ型よりも１桁高い値となっている。以上の実
験よりこの酸化膜がホールバリアとして機能することが
わかった。ただし、酸化膜厚を厚くすると電子の注入も
低下するため酸化膜厚はＩＯＡ〜２０人のところが妥当
である。加熱したＳｉ基板に０２分子だけを照射する低
圧熱酸化によって得られた８１０２膜についても上記と
同様の実験を行いホールバリアとして機能することを確
認した。
最後に、本ポリシリコンエミッタ作成方法を用いて実際
にバイポーラトランジスタを試作した結果について説明
する。トランジスタの試作プロセス概念図を第１図に示
す。コレクタ４３は厚さ４０００人、キャリア濃度５Ｘ
１０ ｃｍ リンドープとし、ＣＶＤによるエピタキ
シャル成長法を用いて、電極となる高濃度埋め込み層４
２上に形成した。ロコス法による素子分離後、ベースと
なる部分を開口した（第１図（ａ））。次に、ＳｉＭＢ
Ｅ法によって成長温度７００°Ｃで厚さ５００人、キャ
リア濃度５Ｘ１０ ｃｍ ボロンドープのベース層４
６を形成し、フィールド酸化膜４上についたポリシリコ
ンを除去した後、ＣＶＤ法に・よりパッシベーション用
酸化膜４５を形成し、エミッタとなる部分を開口した（
第１図（ｂ））。さらに、ＳｉＭＢＥ内で表面の清浄化
を行った後、室温で０．２Ａ／ＳのＳｉ分子線と５ Ｘ
１０ Ｔｏｒｒの酸素分子線を同時照射することに
よって８１０２４７を形成し、ｏ２を排気後、基板温度
を５００°Ｃに上げ、Ｓｉ分子線を照射して３０００人
のポリシリコン４８を形成し、酸化膜４５上のポリシリ
コンを除去した（第１図（Ｃ））。加速１００ＫｅＶの
イオンインプランテーション法によりポリシリエミッタ
部分４８にヒ素を５Ｘ１０ ｃｍ 注入し、ランプア
ニールにより押込み拡散を行った。ベース電極部分を開
口し１５ＫｅＶのイオンインプランテーション法により
ボロンを５Ｘ１０ ｃｍ 注入し、ベース層４６とオ
ーミック接合をとった。以上のようにして試作したトラ
ンジスタの静特性を評価したところ、ＳｉＯ□を挟まな
かったときの電流増幅率は１５であったが、８１０２層
の厚さが１０人のときには１５０となり約１０倍の電流
増幅率の増加が観察された。また、ＳｉＯ２層の厚さが
５人では電流増幅率の増加はなくホールバリアとして働
いていなかった。８１０２層の厚さが２０人になるとエ
ミッタ抵抗が大きくなりコレクタ電流が減少した。加熱
したＳｉ基板に。０□分子だけを照射する低圧熱酸化に
よって得られた５１０２膜についても上記と同様の実験
を行い電流増幅率が増加することを確認した。以上の実
験より、本方法で作ったポリシリコンエミッタはホール
バリアとして有効に働き、バイポーラトランジスタの電
流増幅率を増加させることが明らかとなった。
にバイポーラトランジスタを試作した結果について説明
する。トランジスタの試作プロセス概念図を第１図に示
す。コレクタ４３は厚さ４０００人、キャリア濃度５Ｘ
１０ ｃｍ リンドープとし、ＣＶＤによるエピタキ
シャル成長法を用いて、電極となる高濃度埋め込み層４
２上に形成した。ロコス法による素子分離後、ベースと
なる部分を開口した（第１図（ａ））。次に、ＳｉＭＢ
Ｅ法によって成長温度７００°Ｃで厚さ５００人、キャ
リア濃度５Ｘ１０ ｃｍ ボロンドープのベース層４
６を形成し、フィールド酸化膜４上についたポリシリコ
ンを除去した後、ＣＶＤ法に・よりパッシベーション用
酸化膜４５を形成し、エミッタとなる部分を開口した（
第１図（ｂ））。さらに、ＳｉＭＢＥ内で表面の清浄化
を行った後、室温で０．２Ａ／ＳのＳｉ分子線と５ Ｘ
１０ Ｔｏｒｒの酸素分子線を同時照射することに
よって８１０２４７を形成し、ｏ２を排気後、基板温度
を５００°Ｃに上げ、Ｓｉ分子線を照射して３０００人
のポリシリコン４８を形成し、酸化膜４５上のポリシリ
コンを除去した（第１図（Ｃ））。加速１００ＫｅＶの
イオンインプランテーション法によりポリシリエミッタ
部分４８にヒ素を５Ｘ１０ ｃｍ 注入し、ランプア
ニールにより押込み拡散を行った。ベース電極部分を開
口し１５ＫｅＶのイオンインプランテーション法により
ボロンを５Ｘ１０ ｃｍ 注入し、ベース層４６とオ
ーミック接合をとった。以上のようにして試作したトラ
ンジスタの静特性を評価したところ、ＳｉＯ□を挟まな
かったときの電流増幅率は１５であったが、８１０２層
の厚さが１０人のときには１５０となり約１０倍の電流
増幅率の増加が観察された。また、ＳｉＯ２層の厚さが
５人では電流増幅率の増加はなくホールバリアとして働
いていなかった。８１０２層の厚さが２０人になるとエ
ミッタ抵抗が大きくなりコレクタ電流が減少した。加熱
したＳｉ基板に。０□分子だけを照射する低圧熱酸化に
よって得られた５１０２膜についても上記と同様の実験
を行い電流増幅率が増加することを確認した。以上の実
験より、本方法で作ったポリシリコンエミッタはホール
バリアとして有効に働き、バイポーラトランジスタの電
流増幅率を増加させることが明らかとなった。
尚、ベース表面の清浄化の方法は、以上述べたものだけ
ではなく、加熱のみによって表面の自然酸化膜を蒸発さ
せる場合、Ａｒなとのイオンスパッタによる場合、Ｓｉ
分子線によってエツチングする場合を行ったが結果はす
べて変らなかった。
ではなく、加熱のみによって表面の自然酸化膜を蒸発さ
せる場合、Ａｒなとのイオンスパッタによる場合、Ｓｉ
分子線によってエツチングする場合を行ったが結果はす
べて変らなかった。
本実施例ではシリコンウェハーを対象としたが、本発明
の方法は表面にのみシリコンが存在するＳＯ８（Ｓｉｌ
ｉｃｏｎ ｏｎ ５ａｐｐｈｉｒｅ）基板や更に一般に
５ＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）
基板等にも当然適用する。
の方法は表面にのみシリコンが存在するＳＯ８（Ｓｉｌ
ｉｃｏｎ ｏｎ ５ａｐｐｈｉｒｅ）基板や更に一般に
５ＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）
基板等にも当然適用する。
（発明の効果）
以上、詳細に述べた通り本発明によれば、膜厚が極めて
精密に制御された自然酸化膜より薄いＳｉＯ２膜をＮＰ
Ｎ型バイポーラトランジスタのベースとポリシリコンエ
ミッタとの間に埋め込むことができ、このような薄い５
１０２膜はホールバリアとして働くため、ベースからの
ホールの逆注入をおさえられ、電流増幅率を増加させる
ことができる。
精密に制御された自然酸化膜より薄いＳｉＯ２膜をＮＰ
Ｎ型バイポーラトランジスタのベースとポリシリコンエ
ミッタとの間に埋め込むことができ、このような薄い５
１０２膜はホールバリアとして働くため、ベースからの
ホールの逆注入をおさえられ、電流増幅率を増加させる
ことができる。
第１図（ａ）〜（Ｃ）はトランジスタの試作プロセスの
概念図、第２図（ａ）〜（ｄ）は本発明の詳細な説明す
るための図、第３図は低圧熱酸化時の酸化時間とＡＥＳ
酸素ピークの関係を示す図、第４図は（ａ）、（ｂ）は
下層単結晶Ｓｉから各々ホール及び電子を注入したとき
のトンネル電流の８１０２膜圧依存性を示す図である。 図において、１１・・・自然酸化膜１．１２・・・シリ
コン単結晶ベース層、１３・・・ホールバリア用酸化膜
、１４・・・ポリシリコンエミッタ、４１・・・ｐ型シ
リコン基板、４２・・・高濃度埋め込み層、４３・・・
コレクタ層、４４・・・フィールド酸化膜、４５・・・
パッシベーション酸化膜、４６・・・ベース層、４７・
・・ホールバリア酸化膜、４８・・・ポリシリコンエミ
ッタである。 第１図
概念図、第２図（ａ）〜（ｄ）は本発明の詳細な説明す
るための図、第３図は低圧熱酸化時の酸化時間とＡＥＳ
酸素ピークの関係を示す図、第４図は（ａ）、（ｂ）は
下層単結晶Ｓｉから各々ホール及び電子を注入したとき
のトンネル電流の８１０２膜圧依存性を示す図である。 図において、１１・・・自然酸化膜１．１２・・・シリ
コン単結晶ベース層、１３・・・ホールバリア用酸化膜
、１４・・・ポリシリコンエミッタ、４１・・・ｐ型シ
リコン基板、４２・・・高濃度埋め込み層、４３・・・
コレクタ層、４４・・・フィールド酸化膜、４５・・・
パッシベーション酸化膜、４６・・・ベース層、４７・
・・ホールバリア酸化膜、４８・・・ポリシリコンエミ
ッタである。 第１図
Claims (2)
- （１）ベース層を有する基板表面を清浄化した後に、こ
のベース層表面にシリコン分子線と酸素分子線を同時に
照射することによりシリコン酸化膜を形成する第１の工
程と、シリコン酸化膜を含む基板上にシリコン分子線を
照射することによりポリシリコンを形成する第２の工程
とを備えてあり前記第１と第２の工程は、同一の真空槽
内もしくは真空によってつながった真空槽内で続けて行
うことを特徴とするバイポーラトランジスタの製造方法
。 - （２）ベース層を有する基板表面を清浄化した後に、基
板を加熱しながら酸素を照射する低圧熱酸化によってこ
のベース層表面にシリコン酸化膜を形成する第１の工程
と、シリコン酸化膜を含む基板上にシリコン分子線を照
射することによりポリシリコンを形成する第２の工程と
を備えてあり、前記第１と第２の工程は、同一の真空槽
内もしくは真空によってつながった真空槽内で続けて行
うことを特徴とするバイポーラトランジスタの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031510A JP2503628B2 (ja) | 1989-02-10 | 1989-02-10 | バイポ―ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031510A JP2503628B2 (ja) | 1989-02-10 | 1989-02-10 | バイポ―ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02210820A true JPH02210820A (ja) | 1990-08-22 |
| JP2503628B2 JP2503628B2 (ja) | 1996-06-05 |
Family
ID=12333212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1031510A Expired - Lifetime JP2503628B2 (ja) | 1989-02-10 | 1989-02-10 | バイポ―ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503628B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355930A (ja) * | 1990-08-30 | 1992-12-09 | Nec Corp | 半導体装置の製造方法 |
| EP0660417A3 (en) * | 1993-12-20 | 1995-11-29 | United Technologies Corp | Method and structure for increasing the current gain of bipolar junction transistors. |
| US5773340A (en) * | 1994-12-01 | 1998-06-30 | Hitachi, Ltd. | Method of manufacturing a BIMIS |
| US5846869A (en) * | 1995-08-11 | 1998-12-08 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| JP2008153613A (ja) * | 2006-09-28 | 2008-07-03 | Sanyo Electric Co Ltd | 半導体装置 |
| US8866194B2 (en) | 2006-09-28 | 2014-10-21 | Semiconductor Components Industries, Llc | Semiconductor device |
-
1989
- 1989-02-10 JP JP1031510A patent/JP2503628B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355930A (ja) * | 1990-08-30 | 1992-12-09 | Nec Corp | 半導体装置の製造方法 |
| EP0660417A3 (en) * | 1993-12-20 | 1995-11-29 | United Technologies Corp | Method and structure for increasing the current gain of bipolar junction transistors. |
| US5773340A (en) * | 1994-12-01 | 1998-06-30 | Hitachi, Ltd. | Method of manufacturing a BIMIS |
| US5846869A (en) * | 1995-08-11 | 1998-12-08 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| JP2008153613A (ja) * | 2006-09-28 | 2008-07-03 | Sanyo Electric Co Ltd | 半導体装置 |
| US8866194B2 (en) | 2006-09-28 | 2014-10-21 | Semiconductor Components Industries, Llc | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503628B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666757B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06507274A (ja) | 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置 | |
| JPS60189971A (ja) | 半導体装置の製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| EP0334682B1 (en) | Method for forming P-type germanium layer on a gallium arsenide body | |
| JPS6338871B2 (ja) | ||
| JPH02210820A (ja) | バイポーラトランジスタの製造方法 | |
| US5232862A (en) | Method of fabricating a transistor having a cubic boron nitride layer | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| US6521504B1 (en) | Semiconductor device and method of fabricating the same | |
| JPH0196923A (ja) | エピタキシャル成長方法 | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| Donahue et al. | Low Temperature Silicon Epitaxy Deposited by Very Low Pressure Chemical Vapor Deposition: II. Autodoping | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JP2705374B2 (ja) | Ｉｉｉ−ｖ化合物半導体上のｉｖ族元素半導体形成方法 | |
| JPH0350823A (ja) | 半導体装置の製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPH03227023A (ja) | バイポーラ・トランジスタの製造方法 | |
| JP2929084B2 (ja) | 化合物半導体低接触抵抗電極の形成方法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH05267318A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH06260492A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0370126A (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH0325029B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |