JPH02211059A - 多出力安定化電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は多数の出力端子をもつ多出力安定化電源装置
に関する。

〔従来の技術〕

この種の多出力安定化電源装置の従来装置を第２図に示
し、この装置では出力端子ｏｔ＋ｔｏ、ｏｕｔｔをマイ
コン等の制御電源とし、出力端子０１１Ｔ０．００７２
を負荷駆動用電源とした２つの出力端子をもつ場合を示
す。

図において、主スイッチング素子としてのスイッチング
トランジスタＱｌは交流入力端子へＣ１，ＡＣ２に交・
流暢子が接続された全波整流ブリッジ回路ＤＢの直流端
子間にトランスＴ１の一次巻線Ｐ１と直列に接続され、
制御回路４によりオン・オフ時間比が制御される。スイ
ッチングトランジスタＱｌがオンするとトランスＴ１の
一次巻線Ｐ１の電圧が印加され、これにより二次巻線Ｓ
ｔ、５２にその巻数に比例した電圧が誘起される。スイ
ッチングトランジスタＱｌがオン・オフすることによっ
て各二次巻線３１．５２にパルス電圧が誘起されるが、
出力端子０ＵＴＯ，０ＵＴＩ側はインダクタンスＬｌ、
　　コンデンサＣＩからなる平滑フィルタ回路、出力端
子０Ｕｆ０，０ＵＴ２側はインダクタンスＬ２．　　コ
ンデンサＣ２からなる平滑フィルタ回路によって直流電
圧に変換される。制御回路３は多出力のうちの１つの出
力端子００丁０．０１１７１の出力電圧および電流を検
出して制御回路４にフィードバックするものである。制
御回路３は出力端子０１ｌＴＯ，０ｔｌＴ１　ノ出力電
圧Ｖ　ＤＯヲｍ　抗Ｒ１〜Ｒ３テ分圧した値を非゛反転
入力とし、ツェーナーダイオードｚＯにより設定された
基準電圧値を反転入力とするオペアンプＯＰＩ　により
それらの値を比、較して、フィードバック素子であるフ
ォトカブラＰＣを介して制御回路４に制御信号を送出す
る。オペアンプＯＰＩは出力電圧ＶＤＤが低下するとス
イッチングトランジスタＱ１のオン時間を長くし、出力
電圧ＶＤＤが高くなるとスイッチングトランジスタロｌ
のオン時間を短くする。制御回路３のオペアンプＯＰ２
は過電流検出抵抗Ｒ５の両端に発生した電圧を検出し、
フォトカブラＰＣを介して制御回路４に制御信号を与え
、スイッチングトランジスタロ１のオン時間を短くする
。このようにスイッチングトランジスタＱ１のオン時間
を制御して、入力端子Ｆ、ｉｎ、負荷電流１００が変化
しても出力電圧ＶＤＤが一定になるようにされている。

出力端子０１１ＴＯ，０ｔｌＴ２に接続される安定化電
源回路２はインダクタンスＬ２．　　コンデンサＣ２で
平滑された直流電圧を一定の直流電圧に変換するための
ものである。出力端子０ＵＴＯ，０ｕＴ１　の出力電圧
ＶＤＤはフィードバック制御により安定化されるが、二
次巻線Ｓ２側の電圧は安定化されていないので、この安
定化電源回路２が必要になる。この安定化電源回路２は
ＩＣ２０により出力電圧ｖｐを検出してトランジスタＱ
２０ををオン・オフ制御する。

インターロック回路１は出力のシーケンスをとるために
、出力電圧ＶＤＤが過負荷や短絡により一定電圧以下に
なったことをツェナーダイオードＺＤ１０で検出してト
ランジスタＱＩＯをオフとし、安定化電源回路２の動作
を停止して出力電圧ｖｐをオフさせる。これは一般に出
力電圧ＶＤＤ−５νとしてマイコン等の制御電源とし、
出力電圧ｖｐを負荷駆動用の電源とするような場合、制
御装置の電源電圧ｖｒＪｎが低下したとき負荷駆動用電
源の電圧ｖｐも落として復旧時のトラブルを防止するた
めである。

〔発明が解決しようとするＪ’ｉ！ｆｉ）前述した従来
装置における出力端子０１ｌＴＯ，ＯυＨの出力電圧・
電流特性は第４図に示すように、負荷電流１００が増大
して所定値を超えると出力電圧ＶＤＤが低下するような
特性をもっている。このため、出力電圧ＶＤＤが過負荷
等により低下するとインターロック回路ｌが作動して安
定化電源回路２の動作が停止する。このとき、安定化電
源回路２の入力電圧ＶＯＣ側は無負荷状態となるので入
力電圧ＶＯＣの値が、多出力安定化電源の出力電圧特性
を示す第３図の点線Ｖ　ＤＣ２のように上昇する。

このように入力電圧ＶＤＤが低下してインターロック回
路ｌが作動し安定化電源回路２がオフしたとき、安定化
電源回路２の入力電圧■口Ｃが安定化電源回路２に使用
されている素子例えばＩＣ２０等の耐電圧ＶＣＣａａｘ
を上回るように上昇するのでその素子が破壊してしまう
という欠点を有する。

そこで本発明の目的は前述した従来装置の欠点を除去し
、多出力安定化電源をシーケンシャルに停止させる場合
安定化電源回路の入力電圧が通電圧となっても安定化電
源回路の素子が破壊することのない多出力安定化電源装
置を提供することにある。

ｐ 〔課題を解決す　手段〕 本発明は前述の目的を達成するために、多数の出力端子
を有し、この多数の出力端子のうち少なくとも１つの出
力端子の出力を検出して主スイッチング素子のオン・オ
フ時間比を制御する制ｍ回路にフィードバックするよう
にした多出力安定化電源装置のおいて、前記フィードバ
ック制御を行う出力端子の出力が低下したとき他の出力
端子の安定化電源回路の動作を停止させるインターロッ
ク回路を設け、このインターロック回路が作動したとき
他の出力端、子の入力電圧を所定電圧でクランプする電
圧制御素子を設け、この電圧＠御素子の作動信号を前記
制御回路にフィードバックするようにしたことを特徴と
する。

〔作　用〕

本発明による多出力安定化電源装置においては、電圧制
御素子がインターロック回路が作動して安電化電源回路
の入力電圧が過電圧になろうとする電圧を検出し、安定
化電源回路の入力電圧が一定電圧を超えないようにクラ
ンプすると共に一次側の主スイッチング素子をオン・オ
フ制御する制御回路にフィードバックをかけて主スイッ
チング素子のオン時間比を短くして出力電圧を低下させ
る。

〔実施例〕

以下、本発明の一実施例を図面に基づいて詳細に説明す
る。

第１図は本発明の一実施例を示す多出力安定化電源装置
の回路図であり、図において第２図に示す従来装置と同
一のものには同一の符号を付してその詳細な説明は省略
する。

第１図において第２図と相違する点は、安定化電源回路
２の正極側入力端子Ａ点と、制御回路３のフィードバッ
ク素子を構成するフォトカブラＰＣのフォトダイオード
のアノードとオペアンプＯＰＩの出力端との接続点Ｂと
の間にツェナーダイオードｚＤ１　を接続した点である
。

今、出力端子０ＵＴＯ，０ｔｌＴ１に過負荷や短絡が生
じると第４図に示すようにある所で出力電圧ＶＤＤが低
下する。この出力電圧ｖＤＤがインターロック回路１の
ツェナーダイオードＺＤｌＯのツェナー電圧よりも低く
なりトランジスタＱＩＯがオフすると、安定化電源回路
２のＩ　Ｃ２０の入力端子ＴがＨレベルとなる。　ＩＣ
２０はＴ端子がＨレベルとなるとチッッパ用トランジス
タＱ２０を０％デユーティとしてそのトランジスタＱ２
０をオフとする。従って、安定化電源回路２の入力電圧
ｖｎｃ端は無負荷状態となるので入力電圧ＶＯＣＯ値が
上昇する。前記入力電圧ｖＤＣの値が上昇してツェナー
ダイオードＺＤＩ　のツェナー電圧を超えるとツェナー
ダイオード２０１が導通しツェナーダイオードｚ０１．
抵抗Ｒ４を介してフォトカブラＰＣのフォトダイオード
に電流が流れ、そのフォトトランジスタがより深（オン
状態となる。これにより制御回路４はスイッチングトラ
ンジスタＱ１のオン時間比が小さくなるように制御し、
入力電圧ｖＯＣは第３図の実線ｖｏｃｔで示すようにツ
ェナー電圧でクランプされる。従って入力電圧ＶＤＣが
ＩＣ２０）耐電圧ＶＣＣｍａｘを超えることがなく、１
Ｎ２０が過電圧により保護される。

なお、出力端子０ＵＴＯは出力電圧ｖｏｏ、　　ｖｒ’
の出力端側でコモン接続されているいが、絶縁出力の場
合はインターロック回路を絶縁しフィードバック用のフ
ォトカブラを１個追加すればよい。

前述の実施例ではフォワードコン／ｓｌ−夕について説
明したが、フライバック式でも同一であり、また安定、
化電源回路はドロッパー式でもよい。

〔発明の効果〕

以上に説明した本発明によれば、多数の出力端子を有し
、この多数の出力端子のうち少なくとも１つの出力端子
の出力を検出して主スイッチング素子のオン・オフ時間
比を制御する制御回路にフィードバックするようにした
多出力安定化電源装置のおいて、前記フィードバック制
御を行う出力端子の出力が低下したとき他の出力端子の
安定化電源回路の動作を停止させるインターロック回路
を設け、このインターロック回路が作動したとき他の出
力端子の入力電圧を所定電圧でクランプする電圧制御素
子を設け、この電圧制御素子の作動信号を前記制御回路
にフィードバックするように構成し、フィードバック制
御される出力端子側の電圧が低下するのに伴ってシーケ
ンシャルに動作を停止する出力端子側の安定化電源回路
の入力端が無負荷状態となってその入力端の電圧が上昇
すると、電圧制御素子が導通して主スイッチング素子を
オン・オフ制御する制御回路にフィードバックをかけ主
スイッチング素子のオン時間比を制御することによって
、安定化電源回路の入力電圧が過電圧状態になることを
防止するこができ、安定化電源回路の素子を過電圧から
保護することができるという利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例の多出力安定化電源装置を示
す回路図、第２図は従来装置の多出力安定化電源装置を
示す回路図、第３図は多出力安定化電源装置の出力電圧
特性図、第４図はフィードバック制御される出力端子の
出力電圧・電流特性図である。 １：インターロック回路、２：安定化電源回路、制御回
路、 グ素子、 Ｚｏｌ、２０１０： 制御回路、 Ｑｌ主スイツチン ツエーナーダイオード。 手 目

Claims (1)

【特許請求の範囲】
1. １）多数の出力端子を有し、この多数の出力端子のうち
   少なくとも１つの出力端子の出力を検出して主スイッチ
   ング素子のオン・オフ時間比を制御する制御回路にフィ
   ードバックするようにした多出力安定化電源装置のおい
   て、前記フィードバック制御を行う出力端子の出力が低
   下したとき他の出力端子の安定化電源回路の動作を停止
   させるインターロック回路を設け、このインターロック
   回路が作動したとき他の出力端子の入力電圧を所定電圧
   でクランプする電圧制御素子を設け、この電圧制御素子
   の作動信号を前記制御回路にフィードバックするように
   したことを特徴とする多出力安定化電源装置。