JPH02211665A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH02211665A JPH02211665A JP1033125A JP3312589A JPH02211665A JP H02211665 A JPH02211665 A JP H02211665A JP 1033125 A JP1033125 A JP 1033125A JP 3312589 A JP3312589 A JP 3312589A JP H02211665 A JPH02211665 A JP H02211665A
- Authority
- JP
- Japan
- Prior art keywords
- receiving element
- solid
- conductor
- layer
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 17
- 238000003384 imaging method Methods 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 30
- 239000004065 semiconductor Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 10
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、固体撮像装置受光部と配線との間の段差構造
に関する。
に関する。
［発明の概要］
本発明は、絶縁性基板上に作製された固体撮像装置にお
いて、受光素子と該受光素子から配線される導電体との
間でできる段差部を少くとも２方向以上設けることによ
り、受光素子の膜質及び導電体のスパッタ方向によって
できる段差部の抵抗成分を小さくすることができ、受光
素子の膜質及び導電体のスパッタ方向に依存しない、高
品質の固体撮像装置を特製できるようにしたものである
。
いて、受光素子と該受光素子から配線される導電体との
間でできる段差部を少くとも２方向以上設けることによ
り、受光素子の膜質及び導電体のスパッタ方向によって
できる段差部の抵抗成分を小さくすることができ、受光
素子の膜質及び導電体のスパッタ方向に依存しない、高
品質の固体撮像装置を特製できるようにしたものである
。
［従来の技術］
従来の固体撮像装置は受光素子と該受光素子から配線さ
れる導電体との間にできる段差部は一方向だけであった
。第２図（ａ）に従来の受光素子の平面図を示す。第２
図（ｂ）は第２図（ａ）の平面図において、Ａ−ａ間を
切断した断面図及び薄膜トランジスターを示す。同図（
ａ）において、ｌはａ−５ｉ：Ｈ１２は透明電極（ＩＴ
Ｏなと）、３はアルミ電極である。同図（ａ）の破線Ｂ
−ｂ間において切断した図が同図（Ｃ）である。同図（
ｃ）より１のａ−３ｉ：Ｈ層と、３のアルミ電極層から
できる段差部は一方向だけである。
れる導電体との間にできる段差部は一方向だけであった
。第２図（ａ）に従来の受光素子の平面図を示す。第２
図（ｂ）は第２図（ａ）の平面図において、Ａ−ａ間を
切断した断面図及び薄膜トランジスターを示す。同図（
ａ）において、ｌはａ−５ｉ：Ｈ１２は透明電極（ＩＴ
Ｏなと）、３はアルミ電極である。同図（ａ）の破線Ｂ
−ｂ間において切断した図が同図（Ｃ）である。同図（
ｃ）より１のａ−３ｉ：Ｈ層と、３のアルミ電極層から
できる段差部は一方向だけである。
しかし、前述の従来技術では、段差部を導電体でステッ
プカバレッジ性良く被うためには、導電体の厚みの２倍
以下に、段差部の厚さが形成されていなくてはならない
。例えば受光素子をＰｉｎ構造のａ−５ｉ：Ｈで形成し
た場合、ａ−３ｉＨをエツチングする場合、ｎ層のエツ
チングレイトがＰ層、ｉ層に比較して遅いため、最上層
のｎ層がせり出しとなって残ってしまう。このせり出し
状に残ったｎ層に導電体をスパッタする場合、段差部が
１方向の場合スパッタ方向により、せり出しの導電体の
膜厚が、平坦な導電体層の膜厚に比較して１／１０程度
になってしまう。固体撮像装置の様に光を微少な電気に
変換するような装置の場合には、ひさし部の導電体に大
きな抵抗をもつことにより、充分な電流を流すことがで
きず、明出力波形がなまってしまう。（以後この波形な
Ｎ波形と呼ぶ）またＮ波形を抑え込む条件でデポすると
、暗電流が大きくなってしまう。そこで本発明はこのよ
うな問題点を解決するもので、その目的とするところは
、設計上でプロセスマージンを得ることができ、信頼性
の高い固体撮像装置を提供するところにある。
プカバレッジ性良く被うためには、導電体の厚みの２倍
以下に、段差部の厚さが形成されていなくてはならない
。例えば受光素子をＰｉｎ構造のａ−５ｉ：Ｈで形成し
た場合、ａ−３ｉＨをエツチングする場合、ｎ層のエツ
チングレイトがＰ層、ｉ層に比較して遅いため、最上層
のｎ層がせり出しとなって残ってしまう。このせり出し
状に残ったｎ層に導電体をスパッタする場合、段差部が
１方向の場合スパッタ方向により、せり出しの導電体の
膜厚が、平坦な導電体層の膜厚に比較して１／１０程度
になってしまう。固体撮像装置の様に光を微少な電気に
変換するような装置の場合には、ひさし部の導電体に大
きな抵抗をもつことにより、充分な電流を流すことがで
きず、明出力波形がなまってしまう。（以後この波形な
Ｎ波形と呼ぶ）またＮ波形を抑え込む条件でデポすると
、暗電流が大きくなってしまう。そこで本発明はこのよ
うな問題点を解決するもので、その目的とするところは
、設計上でプロセスマージンを得ることができ、信頼性
の高い固体撮像装置を提供するところにある。
［課題を解決するための手段］
本発明の固体撮像装置は、絶縁性基板上に、受光素子と
該受光素子を駆動させる薄膜トランジスタとを形成して
成る固体撮像装置において、該受光素子から配線される
導電体と該受光素子の間でてきる段差部を少くとも２方
向以上で段差部を導電体で被覆したことを特徴とする。
該受光素子を駆動させる薄膜トランジスタとを形成して
成る固体撮像装置において、該受光素子から配線される
導電体と該受光素子の間でてきる段差部を少くとも２方
向以上で段差部を導電体で被覆したことを特徴とする。
〔作 用１
本発明の上記の構成によれば、導電体層のスパッタ方向
、あるいは、受光素子の膜質に依存しないで、ある方向
においては、段差被覆性の極めて良好な段差部を導電体
層で形成することができる。これにより、Ｎ波形を抑え
ることができ、膜質に依存しない。つまりａ−５ｉ：Ｈ
層デポ条件で暗電流を抑える条件にだけ着目すれば、Ｎ
波形を抑えることができ、またａ−３ｉ：Ｈ層のデポ条
件についても大きなマージンを得ることがてきる。
、あるいは、受光素子の膜質に依存しないで、ある方向
においては、段差被覆性の極めて良好な段差部を導電体
層で形成することができる。これにより、Ｎ波形を抑え
ることができ、膜質に依存しない。つまりａ−５ｉ：Ｈ
層デポ条件で暗電流を抑える条件にだけ着目すれば、Ｎ
波形を抑えることができ、またａ−３ｉ：Ｈ層のデポ条
件についても大きなマージンを得ることがてきる。
〔実 施 例１
第１図（ａ）は本発明の実施例における受光素子の平面
図を示す。同図（ｂ）は同図（ａ）のＡ−８間の構造断
面図及び薄膜トランジスタを示し、同図（ｃ）は同図（
ａ）のＢ−ｂ間の構造断面図を示す。ここでは、多結晶
シリコン薄膜トランジスタ及び、ａ−３ｉ：Ｈ（水素化
アモルファスＳｉ）受光素子を用いた場合の実施例を述
べる。同図（ａ）においてｌはａ−５ｉ：Ｈ１２は透明
電極・（ＩＴＯなど）、３はアルミ電極である。ＩＴＯ
とａ−５ｉ：Ｈは同図（ａ）の様に、同一線上に重なる
部分が一部存在して、同一線より内側に約４μｍ＝１０
ＬＬｍにアルミ電極が存在する構造となっている。
図を示す。同図（ｂ）は同図（ａ）のＡ−８間の構造断
面図及び薄膜トランジスタを示し、同図（ｃ）は同図（
ａ）のＢ−ｂ間の構造断面図を示す。ここでは、多結晶
シリコン薄膜トランジスタ及び、ａ−３ｉ：Ｈ（水素化
アモルファスＳｉ）受光素子を用いた場合の実施例を述
べる。同図（ａ）においてｌはａ−５ｉ：Ｈ１２は透明
電極・（ＩＴＯなど）、３はアルミ電極である。ＩＴＯ
とａ−５ｉ：Ｈは同図（ａ）の様に、同一線上に重なる
部分が一部存在して、同一線より内側に約４μｍ＝１０
ＬＬｍにアルミ電極が存在する構造となっている。
同図（ｂ）において、４は絶縁性基板、５は多結晶シリ
コン、６はゲート酸化膜、７はゲート電極、８は層間絶
縁膜、９はＰ型半導体層でボロンをドープしたａ−３ｉ
ｔ−＋ｔ Ｃｘ：Ｈ，１０は■型半導体層でａ−５ｉ：
ＨｌｌｌはＮ型半導体層てノンをドープしたａ−３ｉｔ
−ｘｃ：Ｈである。なおＸの値は０＜ｘ≦１をとる。１
のａ−３ｊ：Ｈは９．１０．１１の３層つまりＰ−ｉ−
ｎ構造から成っている。
コン、６はゲート酸化膜、７はゲート電極、８は層間絶
縁膜、９はＰ型半導体層でボロンをドープしたａ−３ｉ
ｔ−＋ｔ Ｃｘ：Ｈ，１０は■型半導体層でａ−５ｉ：
ＨｌｌｌはＮ型半導体層てノンをドープしたａ−３ｉｔ
−ｘｃ：Ｈである。なおＸの値は０＜ｘ≦１をとる。１
のａ−３ｊ：Ｈは９．１０．１１の３層つまりＰ−ｉ−
ｎ構造から成っている。
同図（ｃ）は同図（ａ）のＢ−ｂ間の構造断面図を示す
が、同図（ａ）と同図（Ｃ）より、ｌのａ−３ｉ・Ｈ層
とアルく電極層３からできる段差部は、３方向となって
いる。
が、同図（ａ）と同図（Ｃ）より、ｌのａ−３ｉ・Ｈ層
とアルく電極層３からできる段差部は、３方向となって
いる。
受光素子を形成する各層の膜厚は本実施例において、第
１図（ｂ）で９のＰ型半導体層が５００人、１０の１型
半導体層が８０００人、１１のＮ型半導体層が５００人
にした。３のアルミ電極層が被覆する段差部は、９００
０人となり一般にアルミ電極層に必要とされる膜厚は４
５００Å以上必要とされるが、本実施例においてアルミ
電極層の膜厚は４５００人〜ｌｕｍにした。
１図（ｂ）で９のＰ型半導体層が５００人、１０の１型
半導体層が８０００人、１１のＮ型半導体層が５００人
にした。３のアルミ電極層が被覆する段差部は、９００
０人となり一般にアルミ電極層に必要とされる膜厚は４
５００Å以上必要とされるが、本実施例においてアルミ
電極層の膜厚は４５００人〜ｌｕｍにした。
１１のｎ型半導体層を形成する際、暗電流を抑えるため
にメタン（ＣＨ４）を導入しているが、メタン量が多く
なるに従いａ−３ｉ・Ｈをエツチングする際のｎ型半導
体層のエツチングレイトが遅くなり、ｎ型半導体層のせ
り出しが大きくなる。また逆にｎ型半導体層のせり出し
を小さくするために、メタン量を抑えると逆に暗電流が
大きくなり、１１００ＬＬ口のセン勺−て暗電流が１×
Ｊ Ｏ−” Ａを超えＳ／Ｎ比を悪化させてしまう結果
となる。メタン量とデボ時間を変化させて、明出力波形
のなまり方、あるいは暗電流を評価した結果を表１、表
２に示す。
にメタン（ＣＨ４）を導入しているが、メタン量が多く
なるに従いａ−３ｉ・Ｈをエツチングする際のｎ型半導
体層のエツチングレイトが遅くなり、ｎ型半導体層のせ
り出しが大きくなる。また逆にｎ型半導体層のせり出し
を小さくするために、メタン量を抑えると逆に暗電流が
大きくなり、１１００ＬＬ口のセン勺−て暗電流が１×
Ｊ Ｏ−” Ａを超えＳ／Ｎ比を悪化させてしまう結果
となる。メタン量とデボ時間を変化させて、明出力波形
のなまり方、あるいは暗電流を評価した結果を表１、表
２に示す。
表１ Ｎ波形発生率
表２ 暗電流発生率
（＞ Ｉ Ｘ １０−” Ａ）
表１、表２からＮ波形の発生率及び暗電流発生率が低い
のは、メタン量が４００ＳＣＣＭで、デボ時間が１７０
ｓｅｃの場合が望ましい条件であるが、この条件におい
ても暗電流が１〜２％発生してしまう。そこで受光素子
部を図１ （ａ）（ｂ）（ｃ）の様な構造にした場合
、暗電流発生率については表２と変化がないものの、Ｎ
波形発生率については、表１のいかなる条件においても
Ｎ波形の発生を抑えることができた。
のは、メタン量が４００ＳＣＣＭで、デボ時間が１７０
ｓｅｃの場合が望ましい条件であるが、この条件におい
ても暗電流が１〜２％発生してしまう。そこで受光素子
部を図１ （ａ）（ｂ）（ｃ）の様な構造にした場合
、暗電流発生率については表２と変化がないものの、Ｎ
波形発生率については、表１のいかなる条件においても
Ｎ波形の発生を抑えることができた。
つまり、ＣＨ４量とデボ時間の関係で暗電流をすべて抑
え込む条件はないが、暗電流が発生しないすべての条件
で、Ｎ波形を抑えることができた。これにより、設計上
からプロセスマージンを高めることができ、高信頼性の
固体撮像装置を提供することができた。
え込む条件はないが、暗電流が発生しないすべての条件
で、Ｎ波形を抑えることができた。これにより、設計上
からプロセスマージンを高めることができ、高信頼性の
固体撮像装置を提供することができた。
以上述べた様に、本発明によれば、以下に述べる様な発
明の効果が得られる。
明の効果が得られる。
■受光素子の膜生成条件に依存しないで、Ｎ波形出力を
抑えることができる。
抑えることができる。
■ＡＪ２導電層のスパック方向に依存しないで、導電体
の厚みの２．５倍、段差部の厚みがあっても、ある方向
においては、段差部をステップカバレッジ性よく被覆す
ることができるため、Ｎ波形出力を抑えることができる
。
の厚みの２．５倍、段差部の厚みがあっても、ある方向
においては、段差部をステップカバレッジ性よく被覆す
ることができるため、Ｎ波形出力を抑えることができる
。
■設計上プロセスマージンを高めることができ、Ｎ波形
ばかりでなく暗電流も抑えることができる。
ばかりでなく暗電流も抑えることができる。
第１図（ａ）は本発明の固体撮像装置の受光素子の平面
図である。第１図（ｂ）は第１図（ａ）のＡ−ａ間で切
断した場合の断面図及び該受光素子と接続する薄膜トラ
ンジスタの断面図である。 第１図（ｃ）は第１図（ａ）のＢ−ｂ間を切断した場合
の断面図である。 第２図（ａ）は従来の固体撮像装置の平面図である。第
２図（ｂ）は第２図（ａ）の受光素子をＡ−ａ間で切断
した場合の断面図及び該受光素子と接続する薄膜トラン
ジスターの断面図である。 第２図（ｃ）は第２図（ａ）のＢ−ｂ間を切断した場合
の断面図である。 ａ−５ｉ：Ｈ ・透明電極 ・・アルミ電極 絶縁性基板 多結晶シリコン ゲート酸化膜 ゲート電極 層間絶縁膜 Ｐ型半導体層 工型半導体層 Ｎ型半導体層 以 上
図である。第１図（ｂ）は第１図（ａ）のＡ−ａ間で切
断した場合の断面図及び該受光素子と接続する薄膜トラ
ンジスタの断面図である。 第１図（ｃ）は第１図（ａ）のＢ−ｂ間を切断した場合
の断面図である。 第２図（ａ）は従来の固体撮像装置の平面図である。第
２図（ｂ）は第２図（ａ）の受光素子をＡ−ａ間で切断
した場合の断面図及び該受光素子と接続する薄膜トラン
ジスターの断面図である。 第２図（ｃ）は第２図（ａ）のＢ−ｂ間を切断した場合
の断面図である。 ａ−５ｉ：Ｈ ・透明電極 ・・アルミ電極 絶縁性基板 多結晶シリコン ゲート酸化膜 ゲート電極 層間絶縁膜 Ｐ型半導体層 工型半導体層 Ｎ型半導体層 以 上
Claims (1)
- 絶縁性基板上に、受光素子と該受光素子を駆動させる薄
膜トランジスタとを形成して成る固体撮像装置において
、該受光素子から配線される導電体と該受光素子の間で
できる段差部を少くとも２方向以上で段差部を導電体で
被覆したことを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033125A JP2780181B2 (ja) | 1989-02-13 | 1989-02-13 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033125A JP2780181B2 (ja) | 1989-02-13 | 1989-02-13 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02211665A true JPH02211665A (ja) | 1990-08-22 |
| JP2780181B2 JP2780181B2 (ja) | 1998-07-30 |
Family
ID=12377902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1033125A Expired - Fee Related JP2780181B2 (ja) | 1989-02-13 | 1989-02-13 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780181B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6062155A (ja) * | 1983-09-16 | 1985-04-10 | Seiko Epson Corp | イメ−ジセンサ |
| JPS62299068A (ja) * | 1986-06-18 | 1987-12-26 | Seiko Epson Corp | 固体撮像装置 |
-
1989
- 1989-02-13 JP JP1033125A patent/JP2780181B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6062155A (ja) * | 1983-09-16 | 1985-04-10 | Seiko Epson Corp | イメ−ジセンサ |
| JPS62299068A (ja) * | 1986-06-18 | 1987-12-26 | Seiko Epson Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2780181B2 (ja) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249643B (en) | Substrate for liquid crystal display and liquid crystal display utilizing the same | |
| US8198149B2 (en) | Method for fabricating active device array substrate | |
| JPH01291467A (ja) | 薄膜トランジスタ | |
| JPS62219665A (ja) | 超格子薄膜トランジスタ | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| TW200824128A (en) | Pixel structure and fabricating method thereof | |
| US20130026473A1 (en) | Pixel Structure and Method for Fabricating the Same | |
| JPS6151188A (ja) | アクテイブ・マトリクス表示装置用基板 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPH02211665A (ja) | 固体撮像装置 | |
| JPH0530057B2 (ja) | ||
| JPS6080272A (ja) | 電荷転送素子 | |
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| JPH0323429A (ja) | 薄膜トランジスタ | |
| JPH0319267A (ja) | 半導体集積回路装置 | |
| JPS60227467A (ja) | イメ−ジセンサ | |
| JPS59163860A (ja) | 固体撮像素子 | |
| JPS61171161A (ja) | 一次元イメ−ジセンサ | |
| JPH01155663A (ja) | 非晶質シリコン薄膜トランジスタ | |
| JPS6193673A (ja) | 光起電力素子 | |
| JP2655595B2 (ja) | 相補型半導体集積回路装置 | |
| JPH0653470A (ja) | イメージセンサ及びイメージセンサの製造方法 | |
| JP3404025B2 (ja) | イメージセンサー | |
| JPH0239468A (ja) | 半導体装置 | |
| JPH0661466A (ja) | 光電変換素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080515 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |