JPH02212890A - 図形データ書込装置 - Google Patents
図形データ書込装置Info
- Publication number
- JPH02212890A JPH02212890A JP1034329A JP3432989A JPH02212890A JP H02212890 A JPH02212890 A JP H02212890A JP 1034329 A JP1034329 A JP 1034329A JP 3432989 A JP3432989 A JP 3432989A JP H02212890 A JPH02212890 A JP H02212890A
- Authority
- JP
- Japan
- Prior art keywords
- data
- out memory
- memory means
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は2図形データ書込装置に関し、例えば二次元配
列メモリ上に、任意の図形パターンの情報を書込む場合
に利用される。
列メモリ上に、任意の図形パターンの情報を書込む場合
に利用される。
[従来の技術]
二次元画像の処理を行なう場合1画像をX軸方向及びY
軸方向のそれぞれ微小位置毎に分割し。
軸方向のそれぞれ微小位置毎に分割し。
画像を多数の画素を二次元配列したものとして表現する
。メモリ上で画像処理を行なう場合には。
。メモリ上で画像処理を行なう場合には。
多数の画素の各々に1つ以上のメモリを割り当てた二次
元配列メモリを用いる。
元配列メモリを用いる。
この種のメモリ上で任意の図形パターンを描画する場合
、X軸方向及びY軸方向のアドレスの計算が比較的複雑
になるので、通常はコンピュータのソフトウェア処理に
よって、図形パターンを構成する各画素を順次にメモリ
上に書込むようにしている。
、X軸方向及びY軸方向のアドレスの計算が比較的複雑
になるので、通常はコンピュータのソフトウェア処理に
よって、図形パターンを構成する各画素を順次にメモリ
上に書込むようにしている。
しかし当然のことながら、ソウトウエア処理では処理に
時間がかかるので、複雑な図形パターンを短時間で描画
することはできない、特に、内部が塗りつぶされた二次
元図形を描画する場合には。
時間がかかるので、複雑な図形パターンを短時間で描画
することはできない、特に、内部が塗りつぶされた二次
元図形を描画する場合には。
処理すべき画素の数が膨大であるから、その描画にも膨
大な時間を要する。
大な時間を要する。
この種の図形の描画時間を短縮するために、従来より、
ソフトウェア処理の中の比較的m純な部分をハードウェ
ア装置で置き換えることが行なわれている0例えば、X
座標がx 1. 、 Y座標がyの点P1から、X座標
がx2.Y座標がyの点P2まで、X軸に沿った直線を
描画する場合、xlとx2の間の各座B (xl+1.
xl+2.xl+3.=)を順次に発生するカウンタを
設けることによって、描画時間を短縮することができる
や [発明が解決しようとする課題] ところで、例えば第2図に示すような二次元図形パター
ンは、多数の直線の集りとして表わすことができろ。従
って、この二次元図形パターンを描画する場合には、そ
れを構成する各直線の座標を計算するとともに、計算さ
れた各々の直線の描画を繰り返し行なう必要がある。
ソフトウェア処理の中の比較的m純な部分をハードウェ
ア装置で置き換えることが行なわれている0例えば、X
座標がx 1. 、 Y座標がyの点P1から、X座標
がx2.Y座標がyの点P2まで、X軸に沿った直線を
描画する場合、xlとx2の間の各座B (xl+1.
xl+2.xl+3.=)を順次に発生するカウンタを
設けることによって、描画時間を短縮することができる
や [発明が解決しようとする課題] ところで、例えば第2図に示すような二次元図形パター
ンは、多数の直線の集りとして表わすことができろ。従
って、この二次元図形パターンを描画する場合には、そ
れを構成する各直線の座標を計算するとともに、計算さ
れた各々の直線の描画を繰り返し行なう必要がある。
この場合、前述のカウンタを設ければ、直線の描画を短
時間で行なうことができる。しかし、各直線の座標の計
算は複雑であるので、ソフトウェア処理で行なわざるを
得ない、従ってその場合、ハードウェアとソフトウェア
との組合せによって図形パターンの描画が行なわれる。
時間で行なうことができる。しかし、各直線の座標の計
算は複雑であるので、ソフトウェア処理で行なわざるを
得ない、従ってその場合、ハードウェアとソフトウェア
との組合せによって図形パターンの描画が行なわれる。
つまり、ソフトウェアによって1つの直線の始点と終点
の各座標を計算し、その計算結果をパラメータとしてハ
ードウェア装置に渡し、ハードウェア装置はそのパラメ
ータに従って直線の描画を行なう、また。
の各座標を計算し、その計算結果をパラメータとしてハ
ードウェア装置に渡し、ハードウェア装置はそのパラメ
ータに従って直線の描画を行なう、また。
ハードウェア装置が直線を描画している間に、ソフトウ
ェアでは次の直線の始点と終点とを計算する。このよう
な処理が繰り返される。
ェアでは次の直線の始点と終点とを計算する。このよう
な処理が繰り返される。
ところが、ソフトウェアの1つの族11A座標の計算処
理等に要する時間と、ハードウェア装置が1つの直線を
描画するのに要する時間とは共に一定でないので、通常
、両者は一致しない、そして。
理等に要する時間と、ハードウェア装置が1つの直線を
描画するのに要する時間とは共に一定でないので、通常
、両者は一致しない、そして。
直線の長さが長い場合には、ハードウェアの直線描画時
間が、ソフトウェア処理よりもかなり長くなるので、ソ
フトウェアでは、ハードウェアの処理が終了するのを長
い間待った後で、計算結果をハードウェア装置に渡すこ
とになる。つまり、ソフトウェア処理の中で、無駄な時
間待ちをせざるを得ない。
間が、ソフトウェア処理よりもかなり長くなるので、ソ
フトウェアでは、ハードウェアの処理が終了するのを長
い間待った後で、計算結果をハードウェア装置に渡すこ
とになる。つまり、ソフトウェア処理の中で、無駄な時
間待ちをせざるを得ない。
そこで本発明は、この種のソフトウェアの時間持ちをな
りシ1図形描画時間を更に短縮することを課題とする。
りシ1図形描画時間を更に短縮することを課題とする。
[課題を解決するための手段]
上記iagを解決するために、本発明においては。
複数の始点アドレスを記憶する。第1の先入れ先出しメ
モリ手段;複数の終点アドレスを記憶する、第2の先入
れ先出しメモリ手段;図形の濃度もしくは色のデータを
保持する、データ保持手段;データ入力端子が前記デー
タ保持手段の出力端子に接続され、複数の濃度もしくは
色のデータを記憶する。第3の先入れ先出しメモリ手段
;前記第1及び第2の先入れ先出しメモリ手段ならびに
、前記データ保持手段のデータ入力端子と接続され、図
形の始点と終点のアドレス値を計算するとともに、計算
した始点及び終点のアドレス値をそれぞれ前記第1及び
第2の先入れ先出しメモリ手段のデータ入力端子に印加
した状態で、第1.第2及び第3の先入れ先出しメモリ
手段に全てに同時に書込み信号を印加する。始点終点書
込み手段;前記第1.第2及び第3の先入れ先出しメモ
リ手段に読み出しパルスを印加する、読み出しパルス発
生手段;前記第1及び第2の先入れ先出しメモリ手段の
データ出力端子に接続され、始点と終点のアドレスに基
づいてそれらの間のアドレスを順次に発生するカウンタ
を含む、アドレス発生手段;及び前記アドレス発生手段
の出力端子、及び前記第3の先入れ先出しメモリ手段の
出力端子と接続された1図形出力手段=を設ける。
モリ手段;複数の終点アドレスを記憶する、第2の先入
れ先出しメモリ手段;図形の濃度もしくは色のデータを
保持する、データ保持手段;データ入力端子が前記デー
タ保持手段の出力端子に接続され、複数の濃度もしくは
色のデータを記憶する。第3の先入れ先出しメモリ手段
;前記第1及び第2の先入れ先出しメモリ手段ならびに
、前記データ保持手段のデータ入力端子と接続され、図
形の始点と終点のアドレス値を計算するとともに、計算
した始点及び終点のアドレス値をそれぞれ前記第1及び
第2の先入れ先出しメモリ手段のデータ入力端子に印加
した状態で、第1.第2及び第3の先入れ先出しメモリ
手段に全てに同時に書込み信号を印加する。始点終点書
込み手段;前記第1.第2及び第3の先入れ先出しメモ
リ手段に読み出しパルスを印加する、読み出しパルス発
生手段;前記第1及び第2の先入れ先出しメモリ手段の
データ出力端子に接続され、始点と終点のアドレスに基
づいてそれらの間のアドレスを順次に発生するカウンタ
を含む、アドレス発生手段;及び前記アドレス発生手段
の出力端子、及び前記第3の先入れ先出しメモリ手段の
出力端子と接続された1図形出力手段=を設ける。
[作用]
本発明によれば、始点終点書込み手段が計算により求め
た始点と終点とに基づいて、アドレス発生手段が、カウ
ンタで始点と終点との間のアドレスを順次に発生するの
で、始点と終点との間を補関し、直線を構成する全ての
画素のアドレスを短時間で発生することができる。また
、始点終点書込み手段とアドレス発生手段との間に、第
1及び第2の先入れ先出しメモリ手段が備わっているの
で、アドレス発生手段の1回の処理がアドレス発生手段
のソフトウェア処理よりも遅い場合でも。
た始点と終点とに基づいて、アドレス発生手段が、カウ
ンタで始点と終点との間のアドレスを順次に発生するの
で、始点と終点との間を補関し、直線を構成する全ての
画素のアドレスを短時間で発生することができる。また
、始点終点書込み手段とアドレス発生手段との間に、第
1及び第2の先入れ先出しメモリ手段が備わっているの
で、アドレス発生手段の1回の処理がアドレス発生手段
のソフトウェア処理よりも遅い場合でも。
始点終点書込み手段は、アドレス発生手段の動作が終了
するのを待つことなく、計算結果を第1及び第2の先入
れ先出しメモリ手段を書込むことによって、次の直1/
s座標の計算に移ることができる。
するのを待つことなく、計算結果を第1及び第2の先入
れ先出しメモリ手段を書込むことによって、次の直1/
s座標の計算に移ることができる。
逆に、アドレス発生手段の動作時間が始点終点書込み手
段のソフトウェア処理より短い場合にも、次の直線の始
点と終点の値が、第1及び第2の先入れ先出しメモリ手
段上に蓄積されていれば、アドレス発生手段は、始点終
点書込み手段の計算を待つことなく1次の動作に移るこ
とができる。従って1時間待ちが不要になるので、図形
の描画時間を短縮することができる。
段のソフトウェア処理より短い場合にも、次の直線の始
点と終点の値が、第1及び第2の先入れ先出しメモリ手
段上に蓄積されていれば、アドレス発生手段は、始点終
点書込み手段の計算を待つことなく1次の動作に移るこ
とができる。従って1時間待ちが不要になるので、図形
の描画時間を短縮することができる。
また1本発明によれば5図形の濃度もしくは色のデータ
は、データ保持手段に保持された後で第3の先入れ先出
しメモリ手段に書込まれる。従って、描画すべき図形の
濃度もしくは色に変更がない限り、データ保持手段に保
持した同一のデータを繰り返し第3の先入れ先出しメモ
リ手段に書込めばよいので、始点終点書込み手段は、濃
度もしくは色が変化するまで、データ保持手段のデータ
を更新する必要はなく、処理がn略化されるので、濃度
もしくは色の変更がない場合には、更に図形の描画時間
が短縮される。
は、データ保持手段に保持された後で第3の先入れ先出
しメモリ手段に書込まれる。従って、描画すべき図形の
濃度もしくは色に変更がない限り、データ保持手段に保
持した同一のデータを繰り返し第3の先入れ先出しメモ
リ手段に書込めばよいので、始点終点書込み手段は、濃
度もしくは色が変化するまで、データ保持手段のデータ
を更新する必要はなく、処理がn略化されるので、濃度
もしくは色の変更がない場合には、更に図形の描画時間
が短縮される。
本発明のその他の目的及び特徴は、以下の9図面を参照
した実施例説明により明らかになろう。
した実施例説明により明らかになろう。
[実施例]
第1図に1本発明を実施する一形式の画像処理装置の電
気回路を示す、この画像処理装置においては、1ペ一ジ
分の二次元配列された画素の各々にそれぞれ割り当てた
メモリを備えるページメモIJ 160が備わっており
5処理された画像の情報が、このページメモリ160上
に二次元両像として書込まれ、蓄積される。第1図を参
照すると、ページメモリ160には1画素(メモリ)の
X座標を指定するためのXアドレス端子7百素のY座標
を指定するためのYアドレス端子、書込みストローブ入
力端子WE、及びデータ入力端子DIを備えている。
気回路を示す、この画像処理装置においては、1ペ一ジ
分の二次元配列された画素の各々にそれぞれ割り当てた
メモリを備えるページメモIJ 160が備わっており
5処理された画像の情報が、このページメモリ160上
に二次元両像として書込まれ、蓄積される。第1図を参
照すると、ページメモリ160には1画素(メモリ)の
X座標を指定するためのXアドレス端子7百素のY座標
を指定するためのYアドレス端子、書込みストローブ入
力端子WE、及びデータ入力端子DIを備えている。
マイクロコンピュータ!10は、図示しないキーボード
やディスクメモリ装置などの入力装置と接続されており
、所定の指示があると、入力された画像情報に従って、
ページメモリ16〇二次元記憶領域上に図形データの書
込みを行なう、この実施例では、入力される画像情報は
、コード化されており1例えば第2図に示す3角形の図
形であれば、それを示す3点PI、P2及びP3の各座
標値と、その図形の濃度又は色を示す値を含んでいる。
やディスクメモリ装置などの入力装置と接続されており
、所定の指示があると、入力された画像情報に従って、
ページメモリ16〇二次元記憶領域上に図形データの書
込みを行なう、この実施例では、入力される画像情報は
、コード化されており1例えば第2図に示す3角形の図
形であれば、それを示す3点PI、P2及びP3の各座
標値と、その図形の濃度又は色を示す値を含んでいる。
このコード化された画像情報を第2図に示すような二次
元画素群の情報に変換する動作は、マイクロコンピュー
タ110のソフトウェア処理と、第1図に示すその他の
ハードウェア回路の処理との組合せによって実行される
。
元画素群の情報に変換する動作は、マイクロコンピュー
タ110のソフトウェア処理と、第1図に示すその他の
ハードウェア回路の処理との組合せによって実行される
。
なお、第2図において、ハツチングで示す部分は塗りつ
ぶす部分を示しており、第3図は第2図の一部分A1を
拡大した状態を示している。
ぶす部分を示しており、第3図は第2図の一部分A1を
拡大した状態を示している。
第2図に示す3角形パターンは1例えばX軸に沿う方向
に向かう、多数の直線によって表現することができる。
に向かう、多数の直線によって表現することができる。
つまり、この3角形の下端のY座JRYsと上端のY座
標Ygとの間の任意のY座標YOにおいて、この3角形
とそれに接する部分との境界のX座標Xs及びXsを求
め、それらの点を結ぶ直線を描画する。その動作を、Y
sとYeの間の全てのya標について、第3図に示す矢
印の順に繰り返し行なえば、第2図の3角形が描画され
る。
標Ygとの間の任意のY座標YOにおいて、この3角形
とそれに接する部分との境界のX座標Xs及びXsを求
め、それらの点を結ぶ直線を描画する。その動作を、Y
sとYeの間の全てのya標について、第3図に示す矢
印の順に繰り返し行なえば、第2図の3角形が描画され
る。
第1図に示す装置においては、二次元図形を構成する多
数の直線の各々の始点のX座II(Xs)と終点のX座
41(Xs)とそのY座1% (Y)がマイクロコンピ
ュータ110の計算によって求められる。そして、マイ
クロコンピュータ110とページメモリ160との間に
接続された電気回路が。
数の直線の各々の始点のX座II(Xs)と終点のX座
41(Xs)とそのY座1% (Y)がマイクロコンピ
ュータ110の計算によって求められる。そして、マイ
クロコンピュータ110とページメモリ160との間に
接続された電気回路が。
ハードウェア処理によって、各々の始点と終点とを結ぶ
直線を構成する各画素のアドレス情報を順次に発生し、
そのアドレスに濃度データDATAを書込むように動作
する。
直線を構成する各画素のアドレス情報を順次に発生し、
そのアドレスに濃度データDATAを書込むように動作
する。
第1図を参照すると、マイクロコンピュータ110のデ
ータバスに4つのラッチ121,122゜123及び1
24が接続されており、それぞれのラッチが、マイクロ
コンピュータ110の出力する終点Xe、始点Xs、Y
座標Y、及び濃度データDATAを保持する。
ータバスに4つのラッチ121,122゜123及び1
24が接続されており、それぞれのラッチが、マイクロ
コンピュータ110の出力する終点Xe、始点Xs、Y
座標Y、及び濃度データDATAを保持する。
ラッチ121,122,123及び124の出力端子Q
には、それぞれ、先入れ先出しメモリ(FIF○:ファ
ーストインファーストアウト)131、、132.1.
33及び134が接続されている。この例では、4つの
メモリ131〜134は全て同一の記憶容量を備えてい
る。これらのメモリには、データ入力端子IN、IF込
みストローブ入力端子W、データ出力端子OUT、読出
しストローブ入力端子R,フルフラグ出力端子FF。
には、それぞれ、先入れ先出しメモリ(FIF○:ファ
ーストインファーストアウト)131、、132.1.
33及び134が接続されている。この例では、4つの
メモリ131〜134は全て同一の記憶容量を備えてい
る。これらのメモリには、データ入力端子IN、IF込
みストローブ入力端子W、データ出力端子OUT、読出
しストローブ入力端子R,フルフラグ出力端子FF。
及びエンプティフラグ出力端子FEが備わっている。
メモリ131〜134は各々N組のデータをその内部に
一度に蓄積することができるが、N組全てのデータが書
込まれると、フルフラグ出力端子FFがアクティブレベ
ル(低レベル:L)になり、蓄積したデータが全て読み
出されて内部のデータが空になると、エンプティフラグ
出力端子FEがアクティブレベル(L)になる。
一度に蓄積することができるが、N組全てのデータが書
込まれると、フルフラグ出力端子FFがアクティブレベ
ル(低レベル:L)になり、蓄積したデータが全て読み
出されて内部のデータが空になると、エンプティフラグ
出力端子FEがアクティブレベル(L)になる。
マイクロコンピュータ110が出力する終点座標Xeは
、ラッチ121にラッチされた後、メモリ131に書込
まれ、その後で読み出されて、比較器153の入力端子
Pに印加される。同様に、マイクロコンピュータ110
.が出力する始点座標Xttは、ラッチ122にラッチ
された後、メモリ132に書込まれ、その後で読み出さ
れて、カウンタ152のプリセットデータ入力端子Aに
印加される。
、ラッチ121にラッチされた後、メモリ131に書込
まれ、その後で読み出されて、比較器153の入力端子
Pに印加される。同様に、マイクロコンピュータ110
.が出力する始点座標Xttは、ラッチ122にラッチ
された後、メモリ132に書込まれ、その後で読み出さ
れて、カウンタ152のプリセットデータ入力端子Aに
印加される。
カウンタ152は、データ入力端子Aに印加されろデー
タをプリセットした後で1発振器151の出力するクロ
ックパルスを計数し、計数値をその出力端子Qに出力す
る。カウンタ152のプリセット値はXsなので、カウ
ンタ152の出力端子Qに呪われる値は、Xs、Xs+
1.Xs+2゜X s + 3 lX s + 4 #
・・・・と順次に変化する。この値は、ページメモリ1
60のXアドレス端子に印加され、同時に比較器153
の入力端子Qに印加される。
タをプリセットした後で1発振器151の出力するクロ
ックパルスを計数し、計数値をその出力端子Qに出力す
る。カウンタ152のプリセット値はXsなので、カウ
ンタ152の出力端子Qに呪われる値は、Xs、Xs+
1.Xs+2゜X s + 3 lX s + 4 #
・・・・と順次に変化する。この値は、ページメモリ1
60のXアドレス端子に印加され、同時に比較器153
の入力端子Qに印加される。
比較器153は、2組の入力端子PとQの値を比較する
。そして、Pの値とQの値が同一でない間は出力端子P
≠Qをアクティブ(H)にするが。
。そして、Pの値とQの値が同一でない間は出力端子P
≠Qをアクティブ(H)にするが。
Qの値がPの値に達すると、即ち生成したX座標のアド
レスが終点の座IRX eに達すると、出力端子P≠Q
のレベルを低レベルLに切換え、1ライン分の動作が終
了したことを示す。
レスが終点の座IRX eに達すると、出力端子P≠Q
のレベルを低レベルLに切換え、1ライン分の動作が終
了したことを示す。
比較器153のP≠Q端子から出力される信号は、カウ
ンタヱ52の計数許可入力端子ENに印加され、信号が
Lになると、カウンタ152は計数動作が禁止される。
ンタヱ52の計数許可入力端子ENに印加され、信号が
Lになると、カウンタ152は計数動作が禁止される。
従って、カウンタ152は、計数値がXeに達した時に
計数が停止し、XsからXsまでの範囲で計数を行なう
。
計数が停止し、XsからXsまでの範囲で計数を行なう
。
ゲート154の2つの入力端子には、それぞれ、比較器
153のP≠Q端子から出力される信号及び発振111
51の出力するクロックパルスが印加される。従って、
ゲート154の出力端子には。
153のP≠Q端子から出力される信号及び発振111
51の出力するクロックパルスが印加される。従って、
ゲート154の出力端子には。
比較器153のP#Q端子がHの時に、即ちカウンタ1
52が計数を行なっている時に、クロックパルスのレベ
ルを反転した信号が呪われる。
52が計数を行なっている時に、クロックパルスのレベ
ルを反転した信号が呪われる。
つまり、カウンタ152が計数を行なって、それの出力
するXアドレスが更新される毎に、1つのクロックパル
スが、ページメモリ160の書込みストローブ入力端子
WEに印加される。
するXアドレスが更新される毎に、1つのクロックパル
スが、ページメモリ160の書込みストローブ入力端子
WEに印加される。
読み出しパルス発生器140は、その内部に図示しない
パルス発生器を備えており、先入れ先出しメモリ134
のエンプティフラグ出力端子FEがHの時(メモリ内に
データが存在する時)に、比較器153のP≠Q端子か
ら出力される信号がL(カウンタが計数停止中)である
と、パルスを発生する。このパルスは、4つの先入れ先
出しメモリ131〜134の各々の読出しストローブ入
力端子Rと、カウンタ152のデータロード入力端子L
Dに印加される。
パルス発生器を備えており、先入れ先出しメモリ134
のエンプティフラグ出力端子FEがHの時(メモリ内に
データが存在する時)に、比較器153のP≠Q端子か
ら出力される信号がL(カウンタが計数停止中)である
と、パルスを発生する。このパルスは、4つの先入れ先
出しメモリ131〜134の各々の読出しストローブ入
力端子Rと、カウンタ152のデータロード入力端子L
Dに印加される。
読み出しパルス発生器140がパルスを1つ出力する毎
に、4つの先入れ先出しメモリ131〜134が、それ
らの各々の保持する先頭のデータXs、Xs、Y及びD
ATAを出力端子に出力するとともに、カウンタ152
は入力されるデータXsをプリセットする。
に、4つの先入れ先出しメモリ131〜134が、それ
らの各々の保持する先頭のデータXs、Xs、Y及びD
ATAを出力端子に出力するとともに、カウンタ152
は入力されるデータXsをプリセットする。
カウンタ152がデータXsをプリセットすると、その
出力端子Qの値がXsになり、また比較器のPの値がX
sになるので、PとQの比較結果は不一致になり、比較
器153のP≠Q端子から出力される信号はHに切換わ
る。従って、カウンタ152の計数が許可され、Xsか
らXsまでのアドレスが順次に出力され、それと同時に
書込みパルスがゲート154から出力される。
出力端子Qの値がXsになり、また比較器のPの値がX
sになるので、PとQの比較結果は不一致になり、比較
器153のP≠Q端子から出力される信号はHに切換わ
る。従って、カウンタ152の計数が許可され、Xsか
らXsまでのアドレスが順次に出力され、それと同時に
書込みパルスがゲート154から出力される。
また、先入れ先出しメモリ133の出力するY座標の値
Y、及び先入れ先出しメモリ134の出力する濃度デー
タDATAは、それぞれページメモリ160のYアドレ
ス入力端子及びデータ入力端子DIに印加される。
Y、及び先入れ先出しメモリ134の出力する濃度デー
タDATAは、それぞれページメモリ160のYアドレ
ス入力端子及びデータ入力端子DIに印加される。
従って、読出しパルス発生器140が1つのパルスを発
生する毎に、 YIg、標値がYの位置で、X座標値が
x3からXsまでの位置の1つの直線を構成する画素群
の各々のアドレスがページメモリ160に順次に印加さ
れ、そのアドレスに、濃度データDATAが、ゲート1
54の出力する書込みパルスに同期して順次に書込まれ
る。つまり、読出しパルス発生器140が1つのパルス
を発生する毎に、ページメモリ160上で1つの線分の
描画が実行される。
生する毎に、 YIg、標値がYの位置で、X座標値が
x3からXsまでの位置の1つの直線を構成する画素群
の各々のアドレスがページメモリ160に順次に印加さ
れ、そのアドレスに、濃度データDATAが、ゲート1
54の出力する書込みパルスに同期して順次に書込まれ
る。つまり、読出しパルス発生器140が1つのパルス
を発生する毎に、ページメモリ160上で1つの線分の
描画が実行される。
第4図に、第1図のマイクロコンピュータ110の処理
の概略を示す、第4図の処理の内容を説明する。
の概略を示す、第4図の処理の内容を説明する。
ステップ1では、内部メモリ上に描画すべき図形の情報
が存在するか否かをチエツクする。描画すべき情報があ
る場合には1次のステップ2で、1組の図形データを読
込む0例えば、第2図に示す3角形の場合なら、その種
別を示すコード、3つの頂点PI、P2.P3の各座標
値、及び濃度の値DAT^が読込まれる。
が存在するか否かをチエツクする。描画すべき情報があ
る場合には1次のステップ2で、1組の図形データを読
込む0例えば、第2図に示す3角形の場合なら、その種
別を示すコード、3つの頂点PI、P2.P3の各座標
値、及び濃度の値DAT^が読込まれる。
ステップ3では、描画する図形の領域の中で最も小さい
Y座標値Ysを、直線描画用のY座標値レジスタにスト
アする1例えば第2図の3角形の場合には、頂点P1の
Y座標値をY!lとしてレジスタにストアする。
Y座標値Ysを、直線描画用のY座標値レジスタにスト
アする1例えば第2図の3角形の場合には、頂点P1の
Y座標値をY!lとしてレジスタにストアする。
ステップ4では、レジスタにストアされたY座標値(最
初はYs)の水平線(X軸に平行な線)と、3角形の輪
郭の線分との2つの交点のX座標値を求め、座標値の小
さい方を始点座41xs+大きい方を終点座標Xsとす
る。
初はYs)の水平線(X軸に平行な線)と、3角形の輪
郭の線分との2つの交点のX座標値を求め、座標値の小
さい方を始点座41xs+大きい方を終点座標Xsとす
る。
ステップ5では、まず、ステップ4で求めた終点のX座
標値Xeをデータバスに出力すると共にパルスCKIを
出力してXsをラッチ121に保持させ1次に、始点の
X座標値X8をデータバスに出力すると共にパルスCK
2を出力してXsをラッチ122に保持させ、更に、ス
テップ3でレジスタにストアしたY座標値をデータバス
に出力すると共にパルスCK3を出力してYをラッチ1
23に保持させる。続いて、図形データの濃度データD
ATAをデータバスに出力すると共に、パルスCK’
4を出力してDATAをラッチ124に保持させる。
標値Xeをデータバスに出力すると共にパルスCKIを
出力してXsをラッチ121に保持させ1次に、始点の
X座標値X8をデータバスに出力すると共にパルスCK
2を出力してXsをラッチ122に保持させ、更に、ス
テップ3でレジスタにストアしたY座標値をデータバス
に出力すると共にパルスCK3を出力してYをラッチ1
23に保持させる。続いて、図形データの濃度データD
ATAをデータバスに出力すると共に、パルスCK’
4を出力してDATAをラッチ124に保持させる。
ステップ6では、先入れ先出しメモリ134の出力する
フルプラグFFの状態を参照する。それがアクティブレ
ベルなら、即ちメモリ134の記憶領域に空きがなけれ
ば、空きができるまで、つまりFFがアクティブでなく
なるまで待つ。
フルプラグFFの状態を参照する。それがアクティブレ
ベルなら、即ちメモリ134の記憶領域に空きがなけれ
ば、空きができるまで、つまりFFがアクティブでなく
なるまで待つ。
なお、この例では先入れ先出しメモリ134の出力する
フルフラグを参照しているが、4つの先入れ先出しメモ
リ131〜134は同一構成であり、この例では後述す
るように4つのメモリに同時に同一容量の情報を書込む
ので、4つのメモリ131〜134のいずれが出力する
フルフラグを参照しても同じ結果が得られる。
フルフラグを参照しているが、4つの先入れ先出しメモ
リ131〜134は同一構成であり、この例では後述す
るように4つのメモリに同時に同一容量の情報を書込む
ので、4つのメモリ131〜134のいずれが出力する
フルフラグを参照しても同じ結果が得られる。
ステップ6でフルフラグFFがアクティブでなければ、
ステップ7に進み、CKOに1つのパルスを出力する。
ステップ7に進み、CKOに1つのパルスを出力する。
そのパルスの立下り時点において、先入れ先出しメモリ
131,132,133及び134には、それぞれXe
、Xs、Y及びDATAが同時に書込まれる。
131,132,133及び134には、それぞれXe
、Xs、Y及びDATAが同時に書込まれる。
ステップ8では、レジスタにストアしたY座標値をイン
クリメント(+1)する、そして次のステップ9でその
内容をチエツクする。つまり、Yの値が描画する図形領
域の中で最も大きいY座標値Yaを越えたか否かを調べ
る* Y) Y6なら、1つの図形の書込みが終了した
ことになる。
クリメント(+1)する、そして次のステップ9でその
内容をチエツクする。つまり、Yの値が描画する図形領
域の中で最も大きいY座標値Yaを越えたか否かを調べ
る* Y) Y6なら、1つの図形の書込みが終了した
ことになる。
Y>Yaでなければ、ステップ9の次にステップ4に戻
って、更新されたY座標値について、再び直線の始点X
sと終点Xsを求め、その直線を描画する。この動作が
、Y)Yeになるまで繰り返し実行される。
って、更新されたY座標値について、再び直線の始点X
sと終点Xsを求め、その直線を描画する。この動作が
、Y)Yeになるまで繰り返し実行される。
一方、先入れ先出しメモリ131〜134にデータが書
込まれると、エンプティフラグFEが非アクティブにな
るので、読み出しパルス発生器140は、先入れ先出し
メモリ131〜134の各々の読出しストローブ入力端
子Rに、1つのパルスを出力する。その結果、カウンタ
152がX座標のアドレス情報を順次に発生するととも
に、ゲート1.54が書込みパルスを出力し、ページメ
モリ160に直線を楕成する画素群のデータが順次に高
速で書込まれろ、その直線の書込みが終了した時に、エ
ンプティフラグFEがアクティブでなければ、即ち次の
直線のデータがメモリ1.31〜134上に存在する時
には、読み出しパルス発生器140が直ちに次のパルス
をメモリ131〜134に出力し1次の直線の描画動作
に移る。
込まれると、エンプティフラグFEが非アクティブにな
るので、読み出しパルス発生器140は、先入れ先出し
メモリ131〜134の各々の読出しストローブ入力端
子Rに、1つのパルスを出力する。その結果、カウンタ
152がX座標のアドレス情報を順次に発生するととも
に、ゲート1.54が書込みパルスを出力し、ページメ
モリ160に直線を楕成する画素群のデータが順次に高
速で書込まれろ、その直線の書込みが終了した時に、エ
ンプティフラグFEがアクティブでなければ、即ち次の
直線のデータがメモリ1.31〜134上に存在する時
には、読み出しパルス発生器140が直ちに次のパルス
をメモリ131〜134に出力し1次の直線の描画動作
に移る。
つまり、先入れ先出しメモリ131−134の出力側で
は、それらのメモリにデータが存在する限り、マイクロ
コンピュータ110の動作タイミングとは無関係に(即
ち非同期で)、直線の描画動作を行なう、逆にマイクロ
コンピュータ110は、先入れ先出しメモリ131−1
34の記憶領域の空きがなくならない限り、カウンタ1
52等のハードウェア回路の直線描画動作の実行とは無
関係に、つまり第4図のステップ6で時間待ちをするこ
となく、座標Xs、Xeの計算などの処理を続けること
ができる。従って、無駄な動作がなくなり、処理時間が
短縮される。
は、それらのメモリにデータが存在する限り、マイクロ
コンピュータ110の動作タイミングとは無関係に(即
ち非同期で)、直線の描画動作を行なう、逆にマイクロ
コンピュータ110は、先入れ先出しメモリ131−1
34の記憶領域の空きがなくならない限り、カウンタ1
52等のハードウェア回路の直線描画動作の実行とは無
関係に、つまり第4図のステップ6で時間待ちをするこ
となく、座標Xs、Xeの計算などの処理を続けること
ができる。従って、無駄な動作がなくなり、処理時間が
短縮される。
ところで、この種の画像処理装置で扱われる個々の図形
上の濃度もしくは色は一定である。従って、同一の図形
に対する描画処理を行なっている間は。
上の濃度もしくは色は一定である。従って、同一の図形
に対する描画処理を行なっている間は。
ページメモリ160に書込むべき濃度(もしくは色)デ
ータDATAは一定である。この実施例では、マイクロ
コンピュータ110が出力する濃度データDATAはラ
ッチ124によって一時的に保持され。
ータDATAは一定である。この実施例では、マイクロ
コンピュータ110が出力する濃度データDATAはラ
ッチ124によって一時的に保持され。
その保持されたデータが、Xs、Xs及びYtt先入れ
先出しメモリ131〜133に書込む時に、先入れ先出
しメモリ134に同時に書込まれる。
先出しメモリ131〜133に書込む時に、先入れ先出
しメモリ134に同時に書込まれる。
このため、濃度データDATAを変更する必要のない間
は、マイクロコンピュータ110は、第41!lのステ
ップ5で、ラッチ124にデータDATAを書込む処理
を省略する。つまり、濃度又は色が同じ図形を描画して
いる間は、ステップ5では、Xa。
は、マイクロコンピュータ110は、第41!lのステ
ップ5で、ラッチ124にデータDATAを書込む処理
を省略する。つまり、濃度又は色が同じ図形を描画して
いる間は、ステップ5では、Xa。
Xs及びYだけを書込めばよく、図形の描画時間が更に
短縮される。
短縮される。
[効果]
以上のとおり1本発明を用いれば、ハードウェア装置と
ソフトウェア処理との組合せによって、高速で図形を描
画することが可能になる。特に、ソフトウェアとハード
ウェアとの間のデータの受渡しの部分でソフトウェア側
及びハードウェア側の無駄な時間待ちを減らすことがで
きるので、実質的な図形の描画時間が従来より大幅に短
縮されろ。
ソフトウェア処理との組合せによって、高速で図形を描
画することが可能になる。特に、ソフトウェアとハード
ウェアとの間のデータの受渡しの部分でソフトウェア側
及びハードウェア側の無駄な時間待ちを減らすことがで
きるので、実質的な図形の描画時間が従来より大幅に短
縮されろ。
また特に、図形の濃度や色の変更が少ない場合には、始
点終点書込み手段(110)のデータ保持手段(124
)に対するデータ更新処理の回数が少なくなるので、ソ
フトウェアの処理量が減り、図形の描画時間が更に短縮
される。
点終点書込み手段(110)のデータ保持手段(124
)に対するデータ更新処理の回数が少なくなるので、ソ
フトウェアの処理量が減り、図形の描画時間が更に短縮
される。
第1図は5本発明を実施する画像処理装置の主要部の電
気回路を示すブロック図である。 第2図は、第1図の装置が描画する図形の一例を示す平
面図、第3図は第2図の一部分AIを拡大して示す平面
図である。 第4図は、第1図のマイクロコンピュータ11Oの動作
の概略を示すフローチャートである。 110:マイクロコンピュータ(始点終点書込み手段)
121〜I24:ラッチ 124:(データ保持
手R)131〜】34:先入れ先出しメモリ 131: (第2の先入れ先出しメモリ手段)132
: (第1の先入れ先出しメモリ手段)134:(第
3の先入れ先出しメモリ手段)140:読み出しパルス
発生器(読み出しパルス発生手段)151:発撮語 152:カウンタ(アドレス発生手段)153:比較器
154:ゲート160:ページメモリ 14図 厄 斎 図 e X和
気回路を示すブロック図である。 第2図は、第1図の装置が描画する図形の一例を示す平
面図、第3図は第2図の一部分AIを拡大して示す平面
図である。 第4図は、第1図のマイクロコンピュータ11Oの動作
の概略を示すフローチャートである。 110:マイクロコンピュータ(始点終点書込み手段)
121〜I24:ラッチ 124:(データ保持
手R)131〜】34:先入れ先出しメモリ 131: (第2の先入れ先出しメモリ手段)132
: (第1の先入れ先出しメモリ手段)134:(第
3の先入れ先出しメモリ手段)140:読み出しパルス
発生器(読み出しパルス発生手段)151:発撮語 152:カウンタ(アドレス発生手段)153:比較器
154:ゲート160:ページメモリ 14図 厄 斎 図 e X和
Claims (1)
- 【特許請求の範囲】 複数の始点アドレスを記憶する、第1の先入れ先出しメ
モリ手段; 複数の終点アドレスを記憶する、第2の先入れ先出しメ
モリ手段; 図形の濃度もしくは色のデータを保持する、データ保持
手段; データ入力端子が前記データ保持手段の出力端子に接続
され、複数の濃度もしくは色のデータを記憶する、第3
の先入れ先出しメモリ手段;前記第1及び第2の先入れ
先出しメモリ手段ならびに、前記データ保持手段のデー
タ入力端子と接続され、図形の始点と終点のアドレス値
を計算するとともに、計算した始点及び終点のアドレス
値をそれぞれ前記第1及び第2の先入れ先出しメモリ手
段のデータ入力端子に印加した状態で、第1、第2及び
第3の先入れ先出しメモリ手段に全てに同時に書込み信
号を印加する、始点終点書込み手段; 前記第1、第2及び第3の先入れ先出しメモリ手段に読
み出しパルスを印加する、読み出しパルス発生手段; 前記第1及び第2の先入れ先出しメモリ手段のデータ出
力端子に接続され、始点と終点のアドレスに基づいてそ
れらの間のアドレスを順次に発生するカウンタを含む、
アドレス発生手段;及び前記アドレス発生手段の出力端
子、及び前記第3の先入れ先出しメモリ手段の出力端子
と接続された、図形出力手段; を備える図形データ書込装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034329A JPH02212890A (ja) | 1989-02-14 | 1989-02-14 | 図形データ書込装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034329A JPH02212890A (ja) | 1989-02-14 | 1989-02-14 | 図形データ書込装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02212890A true JPH02212890A (ja) | 1990-08-24 |
Family
ID=12411115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1034329A Pending JPH02212890A (ja) | 1989-02-14 | 1989-02-14 | 図形データ書込装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02212890A (ja) |
-
1989
- 1989-02-14 JP JP1034329A patent/JPH02212890A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291582A (en) | Apparatus for performing direct memory access with stride | |
| EP0409285B1 (en) | Method and apparatus for data transfer between processor elements | |
| JPH0355832B2 (ja) | ||
| JPS63163889A (ja) | 画像処理装置 | |
| JPH02212890A (ja) | 図形データ書込装置 | |
| US4987553A (en) | Straight line drawing control apparatus | |
| JP2591514B2 (ja) | 1チップメモリデバイス | |
| JPH0438389Y2 (ja) | ||
| JPH0112309Y2 (ja) | ||
| JP2605609B2 (ja) | ドット表示処理装置 | |
| JPS5840664A (ja) | バツフアメモリ装置 | |
| JPH0519158B2 (ja) | ||
| JPS59136830A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH09212253A (ja) | Fifo処理回路、並びに、それを用いたデータパターン生成装置 | |
| JPH02108171A (ja) | フレームメモリ装置 | |
| JP2000242802A (ja) | 図形処理装置 | |
| JPH0754551B2 (ja) | 多角形ぬりつぶし装置 | |
| JPH0683768A (ja) | データ転送方式 | |
| JPH04137188A (ja) | 多角形内部のアドレス発生回路 | |
| JPH03225394A (ja) | 文字発生装置 | |
| JPS6165292A (ja) | グラフイツク表示装置 | |
| JPH0954834A (ja) | 画像表示制御装置 | |
| JPH0528399B2 (ja) | ||
| JPH0528397B2 (ja) | ||
| JPS6165372A (ja) | ベクトル展開方式 |