JPH02217955A - シリアルデータ送受信装置 - Google Patents
シリアルデータ送受信装置Info
- Publication number
- JPH02217955A JPH02217955A JP1038379A JP3837989A JPH02217955A JP H02217955 A JPH02217955 A JP H02217955A JP 1038379 A JP1038379 A JP 1038379A JP 3837989 A JP3837989 A JP 3837989A JP H02217955 A JPH02217955 A JP H02217955A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- mnos
- data
- clock pulse
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、窒化・酸化金属半導体（ｍｅｔａｌｎｉｔｒ
ｉｄｏ ｏｘｉｄａ ５ｍ１ｃｏｎｄｕｃｔｏｒ以下、
ＭＮＯＳという）など特殊なシリアルデータ転送を必要
とする分野のシリアルデータ送受信装置に関する。
ｉｄｏ ｏｘｉｄａ ５ｍ１ｃｏｎｄｕｃｔｏｒ以下、
ＭＮＯＳという）など特殊なシリアルデータ転送を必要
とする分野のシリアルデータ送受信装置に関する。
（従来の技術）
第４図は従来のシリアルデータ送受信装置のブロック構
成を示している。第４図において、１１は内部クロック
パルスｉにより動作し、受信データｈ（送信データｊ）
を受信（送信）する８ビットシフトレジスタ、１２は内
部クロックパルスｉにより動作し、３ビット毎に割込み
信にｆｋを出方する３ビットカウンタである。ここで、
シフトレジスタおよびカウンタはｎビット（ｎ〉２以上
の整数）でも構わない、また、内部クロックパルスｊは
外部出力グロックパルスＱとして外部に出方できるよう
になっている。第５図は従来のシリアルデータ送受信装
置を内部に含んだマイクロコンピュータとＭＮＯＳとの
間でのデータ転送の概略を示したものである。第５図に
おいて、マイクロコンピュータがＭＮＯＳから転送され
てきたデータを受信する場合のタイミングチャートは第
２図に示されている。マイクロコンピュータから、第２
図に示すグロックパルスＢおよびこれと同期したモトデ
ータＡおよび送信データＣが転送される。これらの信号
に対応して、ＭＮＯＳからは第２図に示す受信データＤ
が転送される。ここで、マイクロコンピュータがＭＮＯ
Ｓから転送されてきたデータを受信する場合、シリアル
送信装置に対して通常マイクロコンピュータに内蔵さ九
ているシリアルクロック極性が逆であること、バイト単
位以外の転送であることから通常のシリアル送受信送置
では不可能である６以上の理由から従来はデータの転送
は入出力ボートを用いて行い、その制御はすべてソフト
ウェアで行っていた。送信の場合も受信の場合と同様の
理由からソフトウェア制御による転送を行っていた、 （Ｑ明が解決しようとする課題） しかしながら、上記従来のシリアルデータ送受信装置の
構成では、ソフトウェアが複雑で転送に要する時間が長
くなるため、プログラムの実効効率が低下するという問
題点があった。また、この問題を解決するために特殊な
シリアルデータ転送専用の回路をマイクロコンピュータ
内に設けた場合には１回路部分の面積が大きくなり、Ｌ
ＳＩのチップコストが高くなるという問題も発生する。
成を示している。第４図において、１１は内部クロック
パルスｉにより動作し、受信データｈ（送信データｊ）
を受信（送信）する８ビットシフトレジスタ、１２は内
部クロックパルスｉにより動作し、３ビット毎に割込み
信にｆｋを出方する３ビットカウンタである。ここで、
シフトレジスタおよびカウンタはｎビット（ｎ〉２以上
の整数）でも構わない、また、内部クロックパルスｊは
外部出力グロックパルスＱとして外部に出方できるよう
になっている。第５図は従来のシリアルデータ送受信装
置を内部に含んだマイクロコンピュータとＭＮＯＳとの
間でのデータ転送の概略を示したものである。第５図に
おいて、マイクロコンピュータがＭＮＯＳから転送され
てきたデータを受信する場合のタイミングチャートは第
２図に示されている。マイクロコンピュータから、第２
図に示すグロックパルスＢおよびこれと同期したモトデ
ータＡおよび送信データＣが転送される。これらの信号
に対応して、ＭＮＯＳからは第２図に示す受信データＤ
が転送される。ここで、マイクロコンピュータがＭＮＯ
Ｓから転送されてきたデータを受信する場合、シリアル
送信装置に対して通常マイクロコンピュータに内蔵さ九
ているシリアルクロック極性が逆であること、バイト単
位以外の転送であることから通常のシリアル送受信送置
では不可能である６以上の理由から従来はデータの転送
は入出力ボートを用いて行い、その制御はすべてソフト
ウェアで行っていた。送信の場合も受信の場合と同様の
理由からソフトウェア制御による転送を行っていた、 （Ｑ明が解決しようとする課題） しかしながら、上記従来のシリアルデータ送受信装置の
構成では、ソフトウェアが複雑で転送に要する時間が長
くなるため、プログラムの実効効率が低下するという問
題点があった。また、この問題を解決するために特殊な
シリアルデータ転送専用の回路をマイクロコンピュータ
内に設けた場合には１回路部分の面積が大きくなり、Ｌ
ＳＩのチップコストが高くなるという問題も発生する。
本発明は上記従来の問題点を解決するものであり、ソフ
トウェアの複雑化とチップ面積の縮小が解決可能なシリ
アルデータ送受信装置を提供することを目的とするもの
である。
トウェアの複雑化とチップ面積の縮小が解決可能なシリ
アルデータ送受信装置を提供することを目的とするもの
である。
（課題を解決するための手段）
本発明は上記目的を達成するために、シリアルデータ送
受信装置は、従来の装置構成に加えて。
受信装置は、従来の装置構成に加えて。
３ビットカウンタを書き込み・読み出し可能にするとと
もに１ｗＡ性反転回路とラッチとを備えたものである。
もに１ｗＡ性反転回路とラッチとを備えたものである。
（作 用）
したがって１本発明によれば、ハードウェアによる制御
が一部可能となり、ソフトウェアを簡略化できるため、
プログラムの実効効率を高めることができる。また、追
加する回路が少ないため、チップ面積の増加を小さく抑
えることが可能である。
が一部可能となり、ソフトウェアを簡略化できるため、
プログラムの実効効率を高めることができる。また、追
加する回路が少ないため、チップ面積の増加を小さく抑
えることが可能である。
（実施例）
第１図は本発明の一実施例のシリアルデータ送受信装置
の構成を示すものである。第１図において、１は８ビッ
トシフトレジスタ、２は３ビットカウンタ、３はラッチ
、４および５は極性反転回路、６は切換回路である。第
２図は第１図の実施例のシリアルデータ送受信装置を含
むマイクロコンピュータとＭＮＯＳとの受信時のタイミ
ングチャート、第３図はシリアルデータ送受信装置を含
んだマイクロコンピュータとＭＮＯ３間インタフェース
の概略を示したものである。
の構成を示すものである。第１図において、１は８ビッ
トシフトレジスタ、２は３ビットカウンタ、３はラッチ
、４および５は極性反転回路、６は切換回路である。第
２図は第１図の実施例のシリアルデータ送受信装置を含
むマイクロコンピュータとＭＮＯＳとの受信時のタイミ
ングチャート、第３図はシリアルデータ送受信装置を含
んだマイクロコンピュータとＭＮＯ３間インタフェース
の概略を示したものである。
次に上記実施例の動作について説明する。第１図におい
て、８ビットシフトレジスタ１は、クロックパルスｄに
より動作して、受信データＣ（送信データｆ）を受信（
送信）する、クロックパルスｄはクロックパルスｂある
いはその反転波形（極性反転回路５でクロックパルスｂ
を反転した波形）であり、切換回路６によりそのいずれ
かを選択できる。ラッチ３はクロックパルスｅ（クロッ
クパルスｄを極性反転回路で反転した波形）により動作
し、受信データａをクロックの立ち上がりでラッチして
次のクロックの立ち下がりで受信データａを出力する（
受信データｃ）、第３図において。
て、８ビットシフトレジスタ１は、クロックパルスｄに
より動作して、受信データＣ（送信データｆ）を受信（
送信）する、クロックパルスｄはクロックパルスｂある
いはその反転波形（極性反転回路５でクロックパルスｂ
を反転した波形）であり、切換回路６によりそのいずれ
かを選択できる。ラッチ３はクロックパルスｅ（クロッ
クパルスｄを極性反転回路で反転した波形）により動作
し、受信データａをクロックの立ち上がりでラッチして
次のクロックの立ち下がりで受信データａを出力する（
受信データｃ）、第３図において。
シリアル送受信装置を含んだマイクロコンピュータから
は、第２図に示すようなタロツクパルスＢ（第１図のｄ
）がＭＮＯＳに転送される。これに同期して、第２図の
Ａに示すモードデータおよびＣに示す送信データも転送
される。ここで、アドレスモード、リードモード、出力
モード等のモードの指定動作を３ビットで行われるのに
対して、従来の回路ではバイト屯位の転送しかできない
ために、モード指定は不可能であったが１本実施例の回
路では３ビットカウンタ２は書き込み、読み出し可能な
ため、３ビットの転送ができモードの指定が可能である
。また、シリアルデータ送受信装置はクロックパルスの
立ち下がりエツジでデータを変化させ、立ち上がりエツ
ジでデータを読み取るのに対してＭＮＯＳは極性が逆で
あるため、シリアルデータ送受信装置のりａツクパルス
をそのままＭＮＯＳに用いることはできない（シリアル
データ送受信装置のりａツクパルスの極性を反転しない
でＭＮＯＳを動作させるとデータを変化させるタイミン
グでデータを読み取るので正常な動作は期待できない）
、シかし、本実施例のように。
は、第２図に示すようなタロツクパルスＢ（第１図のｄ
）がＭＮＯＳに転送される。これに同期して、第２図の
Ａに示すモードデータおよびＣに示す送信データも転送
される。ここで、アドレスモード、リードモード、出力
モード等のモードの指定動作を３ビットで行われるのに
対して、従来の回路ではバイト屯位の転送しかできない
ために、モード指定は不可能であったが１本実施例の回
路では３ビットカウンタ２は書き込み、読み出し可能な
ため、３ビットの転送ができモードの指定が可能である
。また、シリアルデータ送受信装置はクロックパルスの
立ち下がりエツジでデータを変化させ、立ち上がりエツ
ジでデータを読み取るのに対してＭＮＯＳは極性が逆で
あるため、シリアルデータ送受信装置のりａツクパルス
をそのままＭＮＯＳに用いることはできない（シリアル
データ送受信装置のりａツクパルスの極性を反転しない
でＭＮＯＳを動作させるとデータを変化させるタイミン
グでデータを読み取るので正常な動作は期待できない）
、シかし、本実施例のように。
極性反転回路５を加えてクロックパルスを反転すること
により、シリアルデータ送受信装置から送信したクロッ
クパルスでＭＮＯＳを正常に動作させることができる。
により、シリアルデータ送受信装置から送信したクロッ
クパルスでＭＮＯＳを正常に動作させることができる。
またＭＮＯＳから受信データ１〕（第２図）を受信する
場合、８ビットシフトレジスタ１はクロッグパルスＢ（
第２図）の立ち下がりエツジでデータを取り込む、この
とき、ＭＮＯＳからの受信データもクロックパルスの立
ち下がりで変化するために、従来のシリアルデータ送受
信装置では正常なデータを読みとれない。そこで。
場合、８ビットシフトレジスタ１はクロッグパルスＢ（
第２図）の立ち下がりエツジでデータを取り込む、この
とき、ＭＮＯＳからの受信データもクロックパルスの立
ち下がりで変化するために、従来のシリアルデータ送受
信装置では正常なデータを読みとれない。そこで。
本実施例に示すように、ラッチ３および極性反転回路４
を加えることによりＭＮＯＳからの受信データを正常に
受信できる。〔ラッチ３はクロックパルスＢ（第２図）
の立ち上がりエツジでデータを読み取り立ち下がりエツ
ジでデータＣを出力する（第２図）〕また、送信の場合
も同様にしてシリアルデータを送信できる。
を加えることによりＭＮＯＳからの受信データを正常に
受信できる。〔ラッチ３はクロックパルスＢ（第２図）
の立ち上がりエツジでデータを読み取り立ち下がりエツ
ジでデータＣを出力する（第２図）〕また、送信の場合
も同様にしてシリアルデータを送信できる。
以上のように、従来のシリアルデータ送受信装置の３ビ
ットカウンタを書き込み、読み取り可能にするとともに
、クロック極性反転回路とラッチを加えることにより、
特殊なシリアルデータ転送を必要とするＭＮＯＳ等との
シリアルデータ送受信が可能になる。これにより転送制
御シフトが簡略化できるため、転送に要する処理時間が
短くなり、プログラムの実効効率を高めることができる
。
ットカウンタを書き込み、読み取り可能にするとともに
、クロック極性反転回路とラッチを加えることにより、
特殊なシリアルデータ転送を必要とするＭＮＯＳ等との
シリアルデータ送受信が可能になる。これにより転送制
御シフトが簡略化できるため、転送に要する処理時間が
短くなり、プログラムの実効効率を高めることができる
。
また、本発明のために加えた回路による面積の増加分は
、ＭＮＯＳ専用シリアルデータ送受（パ回路を設けた場
合と比較して極めて小さい、さらに他のＬＳＩとの接続
を考えた場合に、従来の例では、ＭＮＯＳ等との接続の
ために専用端子を設けなければならなかったが、本発明
の場合には信号線を共用することができるため、マイク
ロコンピュータの端子数も節約できるという作用を有す
る。
、ＭＮＯＳ専用シリアルデータ送受（パ回路を設けた場
合と比較して極めて小さい、さらに他のＬＳＩとの接続
を考えた場合に、従来の例では、ＭＮＯＳ等との接続の
ために専用端子を設けなければならなかったが、本発明
の場合には信号線を共用することができるため、マイク
ロコンピュータの端子数も節約できるという作用を有す
る。
（発明の効果）
本発明は上記実施例から明らかなように、書き込み・読
み出し可能な３ビットカウンタと、極性反転回路とラッ
チを設けることにより、特殊なシリアルデータ転送を必
要とするＭＮＯ３￥Ｉのシリアルデータ転送を可能にす
る。このため、ソフトウェアを簡単化しプログラムの実
効効率を高めることができるという効果を有する。また
、追加する回路が少ないため、チップ面積の増加を抑え
ることができるという効果もある。
み出し可能な３ビットカウンタと、極性反転回路とラッ
チを設けることにより、特殊なシリアルデータ転送を必
要とするＭＮＯ３￥Ｉのシリアルデータ転送を可能にす
る。このため、ソフトウェアを簡単化しプログラムの実
効効率を高めることができるという効果を有する。また
、追加する回路が少ないため、チップ面積の増加を抑え
ることができるという効果もある。
第１図は本発明の一実施例におけるシリアルデータ送受
信装置のブロック図、第２図はシリアルデータ送受信装
置を含むマイクロコンピュータとＭＮＯＳとの受信時の
タイミングチャート、第３図は第２図のマイクロコンピ
ュータとＭＮＯＳ間の受信時の信号関係の概略を示す図
、第４図は従来のシリアルデータ送受信装置のブロック
図、第５図は従来のシリアルデータ送受信装置を含むマ
イクロコンピュータとＭＮＯＳ間の受信時の信号関係を
示す図である。 １．１１・・・ ８ビットシフトレジスタ、 ２゜１２
・・・ ３ビットカウンタ、 ３ ・・・ラッチ。 ４．５・・・極性反転回路、 ６・・・切換回路。 第 図 ａ−（２を諷ヂ゛−り ｂ 内きｐクロ・クノマｔス Ｃ受傷デ′−夕２ ｄ クト≧）８１１．カクロ、・りへル人ｅ 内師
クロ１７λ＼゛ルス２ ｆ 送ｆ３ ｑ”−タ ９ 劃）込み傷そ 第２図 モート′デ゛−タ クじ・メクフ＼゛υス 送傷テ゛−タ 東１３？−タ ｉ！４図 受信テ゛′−タ 内ａ′ｐ勺口、、ｐ）Ｉ＼゛ルス 送棲七゛−７ ｉ・」へａみ（３号 外＄Ｐぶカラ口・！り１％ｊ １．入 筆 図 七−’： ′Ｔ”−タ クロックハ゛ヤス 送信デ゛−夕 安］５デ゛−タ 第５図 七−ドデ゛−タ クロッンバ）レス 送１Ｓ了”−タ ｆ、（Ｚ ヂ゛−り
信装置のブロック図、第２図はシリアルデータ送受信装
置を含むマイクロコンピュータとＭＮＯＳとの受信時の
タイミングチャート、第３図は第２図のマイクロコンピ
ュータとＭＮＯＳ間の受信時の信号関係の概略を示す図
、第４図は従来のシリアルデータ送受信装置のブロック
図、第５図は従来のシリアルデータ送受信装置を含むマ
イクロコンピュータとＭＮＯＳ間の受信時の信号関係を
示す図である。 １．１１・・・ ８ビットシフトレジスタ、 ２゜１２
・・・ ３ビットカウンタ、 ３ ・・・ラッチ。 ４．５・・・極性反転回路、 ６・・・切換回路。 第 図 ａ−（２を諷ヂ゛−り ｂ 内きｐクロ・クノマｔス Ｃ受傷デ′−夕２ ｄ クト≧）８１１．カクロ、・りへル人ｅ 内師
クロ１７λ＼゛ルス２ ｆ 送ｆ３ ｑ”−タ ９ 劃）込み傷そ 第２図 モート′デ゛−タ クじ・メクフ＼゛υス 送傷テ゛−タ 東１３？−タ ｉ！４図 受信テ゛′−タ 内ａ′ｐ勺口、、ｐ）Ｉ＼゛ルス 送棲七゛−７ ｉ・」へａみ（３号 外＄Ｐぶカラ口・！り１％ｊ １．入 筆 図 七−’： ′Ｔ”−タ クロックハ゛ヤス 送信デ゛−夕 安］５デ゛−タ 第５図 七−ドデ゛−タ クロッンバ）レス 送１Ｓ了”−タ ｆ、（Ｚ ヂ゛−り
Claims (1)
- パラレルに書き込まれたデータをシリアルに出力するｎ
（ｎは２以上の自然数）ビットのシフトレジスタと、制
御部からデータの読み書きが可能なｍ（ｍはｌｏｇ＿２
ｎ≦ｍを満たす自然数）ビットの前記シフトレジスタの
シフト回数をカウントするカウンタと、前記シフトレジ
スタのシリアル入出力データを一時的に保持する１ビッ
トのラッチと、前記シフトレジスタの極性を切り換える
クロック極性切換回路を具備することを特徴とするシリ
アルデータ送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3837989A JP2565768B2 (ja) | 1989-02-20 | 1989-02-20 | シリアルデータ送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3837989A JP2565768B2 (ja) | 1989-02-20 | 1989-02-20 | シリアルデータ送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02217955A true JPH02217955A (ja) | 1990-08-30 |
| JP2565768B2 JP2565768B2 (ja) | 1996-12-18 |
Family
ID=12523643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3837989A Expired - Fee Related JP2565768B2 (ja) | 1989-02-20 | 1989-02-20 | シリアルデータ送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565768B2 (ja) |
-
1989
- 1989-02-20 JP JP3837989A patent/JP2565768B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2565768B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965766A (en) | Digital input/out circuit capable of sending and receiving data in different modes | |
| JP3326137B2 (ja) | 直列通信インターフェース回路 | |
| JPH02217955A (ja) | シリアルデータ送受信装置 | |
| US6885217B2 (en) | Data transfer control circuitry including FIFO buffers | |
| JPS58170117A (ja) | 直列並列・並列直列変換回路 | |
| US6088824A (en) | Test pattern generating apparatus, communication device and simulator | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JPH1168720A (ja) | 伝送路の二重通信方式 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JPS61105150A (ja) | 情報転送回路 | |
| JP2508322B2 (ja) | シリアルｉ／ｏ回路内臓マイクロコンピュ―タ | |
| JPH035788A (ja) | 表示装置駆動用ｌｓｉ | |
| JPS6367940A (ja) | データ伝送方法およびデータ伝送システム | |
| JPH04236537A (ja) | データ通信方式 | |
| KR19990017294A (ko) | 직렬 통신 인터페이스 | |
| JPH031610A (ja) | 信号検出回路 | |
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| JPS58142745U (ja) | インタ−フェイス回路 | |
| JPS5930342A (ja) | 搬送波検知回路 | |
| JPS61107844A (ja) | デ−タの送受信方式 | |
| KR19990027046A (ko) | 동기 직렬 인터페이스 | |
| JPS63204944A (ja) | 光情報伝送装置 | |
| JPS62279717A (ja) | デ−タ転送方式 | |
| JPS6314543A (ja) | シリアル・パラレル変換回路 | |
| JPH0433153A (ja) | マイクロコンピュータのシリアル通信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |