JPH02218121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02218121A JPH02218121A JP1039149A JP3914989A JPH02218121A JP H02218121 A JPH02218121 A JP H02218121A JP 1039149 A JP1039149 A JP 1039149A JP 3914989 A JP3914989 A JP 3914989A JP H02218121 A JPH02218121 A JP H02218121A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion region
- opening
- semiconductor device
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に関し、特に１回のフォ
トエツチングによって２種類以上の不純物を半導体基板
に選択的に導入することができる半導体装置の製造方法
に関する。
トエツチングによって２種類以上の不純物を半導体基板
に選択的に導入することができる半導体装置の製造方法
に関する。
〈従来の技術〉
従来、例えば、高周波用高速バイポーラトランジスタを
実現するためには、浅いベース拡散領域と浅いエミッタ
拡散領域とを形成し、且つコレクタ直列抵抗を下げるた
めに、深いコレクタ補償拡散領域を形成することが必要
であった。従って、エミッタ拡散領域とコレクタ補償拡
散頭載とは別の工程で形成していた。
実現するためには、浅いベース拡散領域と浅いエミッタ
拡散領域とを形成し、且つコレクタ直列抵抗を下げるた
めに、深いコレクタ補償拡散領域を形成することが必要
であった。従って、エミッタ拡散領域とコレクタ補償拡
散頭載とは別の工程で形成していた。
以下、第２図を参照して従来の半導体装置の製造方法を
、ＮＰＮ型高周波用高速バイポーラトランジスタの製造
方法を例にとって説明する。
、ＮＰＮ型高周波用高速バイポーラトランジスタの製造
方法を例にとって説明する。
第２図（ａ）に示すように、Ｐ型シリコン基板１の表面
の一部にＮ゛゛埋込み層２を形成し、次いでＮ゛゛埋込
み層２上とＰ型シリコン基板１の表面上とにＮ型エピタ
キシャル層３を形成する。この後、Ｎ型エピタキシャル
層３の表面の一部にＰ型ベース拡散領域５と、同じくＮ
型エピタキシャル層３の表面の一部にＰ型シリコン基板
１に達する深さのＰゝ型分離層４とを形成する。６は上
記工程が終了したときに、Ｎ型エピタキシャル層３、Ｐ
゛型骨分離層４よびＰ型ベース拡散領域５の表面上に形
成されている熱酸化膜である。
の一部にＮ゛゛埋込み層２を形成し、次いでＮ゛゛埋込
み層２上とＰ型シリコン基板１の表面上とにＮ型エピタ
キシャル層３を形成する。この後、Ｎ型エピタキシャル
層３の表面の一部にＰ型ベース拡散領域５と、同じくＮ
型エピタキシャル層３の表面の一部にＰ型シリコン基板
１に達する深さのＰゝ型分離層４とを形成する。６は上
記工程が終了したときに、Ｎ型エピタキシャル層３、Ｐ
゛型骨分離層４よびＰ型ベース拡散領域５の表面上に形
成されている熱酸化膜である。
次いで、第２図（５）に示すように、コレクタ補償拡散
領域を拡散形成するための開口６ａを熱酸化膜６に設け
た後、拡散係数が大きいＮ型不純物（例えばリン）を、
同図に矢印で示したように、θ〜７°程度の注入角でイ
オン注入して、浅いＮ型コレクタ補償拡散領域７ａをＮ
型エピタキシャル層３の表面の一部に形成する。
領域を拡散形成するための開口６ａを熱酸化膜６に設け
た後、拡散係数が大きいＮ型不純物（例えばリン）を、
同図に矢印で示したように、θ〜７°程度の注入角でイ
オン注入して、浅いＮ型コレクタ補償拡散領域７ａをＮ
型エピタキシャル層３の表面の一部に形成する。
次に、第２図（Ｃ）に示すように、イオン注入後の熱拡
散処理（ドライブ工程）を施して、注入されたイオンを
奥まで拡散させて深いＮ型コレクタ補償拡散領域７を形
成する。このあと、Ｎ型エミ・ンタ拡散領域とＮ型コレ
クタ拡散領域とをそれぞれ拡散形成するための開口６ｂ
と６０を熱酸化膜６に形成したのち、拡散係数の小さい
Ｎ型不純物（例えばヒ素）を、同図に矢印で示すように
、再び０〜７°程度の注入角でイオン注入して、Ｐ型ベ
ース拡散領域５の表面の一部にＮ型エミッタ拡散領域８
を、またＮ型コレクタ補償拡散領域７の表面にＮ型コレ
クタ拡散領域９を形成する。
散処理（ドライブ工程）を施して、注入されたイオンを
奥まで拡散させて深いＮ型コレクタ補償拡散領域７を形
成する。このあと、Ｎ型エミ・ンタ拡散領域とＮ型コレ
クタ拡散領域とをそれぞれ拡散形成するための開口６ｂ
と６０を熱酸化膜６に形成したのち、拡散係数の小さい
Ｎ型不純物（例えばヒ素）を、同図に矢印で示すように
、再び０〜７°程度の注入角でイオン注入して、Ｐ型ベ
ース拡散領域５の表面の一部にＮ型エミッタ拡散領域８
を、またＮ型コレクタ補償拡散領域７の表面にＮ型コレ
クタ拡散領域９を形成する。
次いで、第２図（ｄ）に示すように、ＣＶＤとＣＶＤ後
の拡散熱処理（ドライブ工程）とによって、熱酸化膜６
上にＣＶＤ酸化膜１０を形成する。この拡散熱処理工程
によって、Ｎ型コレクタ拡散領域９とＮ型エミッタ拡散
領域８とは浅く形成される。
の拡散熱処理（ドライブ工程）とによって、熱酸化膜６
上にＣＶＤ酸化膜１０を形成する。この拡散熱処理工程
によって、Ｎ型コレクタ拡散領域９とＮ型エミッタ拡散
領域８とは浅く形成される。
最後に、Ｎ型エミッタ拡散領域８、Ｐ型ベース拡散領域
５およびＮ型コレクタ拡散領域９にそれぞれ接触する電
極１１を形成する。
５およびＮ型コレクタ拡散領域９にそれぞれ接触する電
極１１を形成する。
〈発明が解決しようとする課題〉
上記した従来例には以下に述べるような問題点がある。
即ち、従来のＮＰＮ型高周波用高速バイポーラトランジ
スタの製造過程においては、Ｎ型コレクタ補償拡散領域
と、Ｎ型エミッタ拡散領域およびＮ型コレクタ拡散領域
を形成するために２回のフォトエツチング工程を必要と
する欠点がある。また、Ｎ型コレクタ補償拡散領域の拡
散熱処理と、Ｎ型エミッタ拡散領域とＮ型コレクタ拡散
領域との拡散熱処理を別の工程で行う不便があった。
スタの製造過程においては、Ｎ型コレクタ補償拡散領域
と、Ｎ型エミッタ拡散領域およびＮ型コレクタ拡散領域
を形成するために２回のフォトエツチング工程を必要と
する欠点がある。また、Ｎ型コレクタ補償拡散領域の拡
散熱処理と、Ｎ型エミッタ拡散領域とＮ型コレクタ拡散
領域との拡散熱処理を別の工程で行う不便があった。
本発明は上記事情に鑑みて創案されたものであって、１
回のフォトエツチングを行うのみで、２種類以上の不純
物を半導体基板に選択的に導入でき、且つ不純物導入後
の熱拡散処理を同一工程で行うことができる半導体装置
の製造方法を提供することを目的としている。
回のフォトエツチングを行うのみで、２種類以上の不純
物を半導体基板に選択的に導入でき、且つ不純物導入後
の熱拡散処理を同一工程で行うことができる半導体装置
の製造方法を提供することを目的としている。
く課題を解決するための手段〉
上記問題点を解決するために、本発明の半導体装置の製
造方法は、半導体基板に２種類以上の不純物を選択的に
導入する際に、不純物のイオン注入のマスキング材の厚
みよりも短い幅を有する開口と、前記厚みより長い幅を
有する開口とを前記マスキング材に形成した後、第１の
イオン注入を４５°以上の注入角度で行い、このあと第
２のイオン注入を４５°以下の注入角度で行っている。
造方法は、半導体基板に２種類以上の不純物を選択的に
導入する際に、不純物のイオン注入のマスキング材の厚
みよりも短い幅を有する開口と、前記厚みより長い幅を
有する開口とを前記マスキング材に形成した後、第１の
イオン注入を４５°以上の注入角度で行い、このあと第
２のイオン注入を４５°以下の注入角度で行っている。
く作用〉
マスキング材に、マスキング材の厚みよりも短い幅を有
する開口と、マスキング材の厚みよりも長い幅を有する
開口とを形成し、第１のイオン注入を４５°以上の注入
角度で行い、第２のイオン注入を４５°以下の角度で行
う。
する開口と、マスキング材の厚みよりも長い幅を有する
開口とを形成し、第１のイオン注入を４５°以上の注入
角度で行い、第２のイオン注入を４５°以下の角度で行
う。
〈実施例〉
以下、図面を参照し、ＮＰＮ型高周波高速バイポーラト
ランジスタの製造方法を例にとって、本発明の一実施例
を説明する。第１図はこの実施例を説明するための図面
であって、第２図と同等のものには同一の符号を付して
説明する。
ランジスタの製造方法を例にとって、本発明の一実施例
を説明する。第１図はこの実施例を説明するための図面
であって、第２図と同等のものには同一の符号を付して
説明する。
Ｐ型ベース拡散領域５を形成するまでは、第２図で説明
した高周波高速バイポーラトランジスタの従来の製造方
法と同様である。
した高周波高速バイポーラトランジスタの従来の製造方
法と同様である。
即ち、第１図（ａ）に示すように、Ｐ型シリコン基板１
の表面の一部にＮ゛゛埋込み層２を形成し、次いでＮ゛
゛埋込み層２上とＰ型シリコン基板１の表面上とにＮ型
エピタキシャル層３を形成する。
の表面の一部にＮ゛゛埋込み層２を形成し、次いでＮ゛
゛埋込み層２上とＰ型シリコン基板１の表面上とにＮ型
エピタキシャル層３を形成する。
この後、Ｎ型エピタキシャル層３の表面の一部にＰ型ベ
ース拡散領域５と、同じくＮ型エピタキシャル層３の表
面の一部にＰ型シリコン基板１に達する深さのＰ゛型骨
分離層４を形成する。６は上記工程が終了したときに、
Ｎ型エピタキシャル層３、Ｐ゛型骨分離層４よびＰ型ベ
ース拡散領域５の表面上に形成されている熱酸化膜であ
る。
ース拡散領域５と、同じくＮ型エピタキシャル層３の表
面の一部にＰ型シリコン基板１に達する深さのＰ゛型骨
分離層４を形成する。６は上記工程が終了したときに、
Ｎ型エピタキシャル層３、Ｐ゛型骨分離層４よびＰ型ベ
ース拡散領域５の表面上に形成されている熱酸化膜であ
る。
第１図ら）に示すように、Ｎ型エミッタ拡散領域を形成
するための開口６１と、Ｎ型コレクタ補償拡散領域とを
形成するための開口６２とを、熱酸化膜６に１回のフォ
トエツチングによって設ける。そして、開口６１および
６２とによって、それぞれＰ型ベース拡散領域５および
Ｎ型エピタキシャル層３の一部の表面が露出される。な
お、開口６１の幅寸法ｂ“が、この開口が形成されてい
る部分の熱酸化膜６の厚み寸法ａ゛よりも小さいように
開口６１が形成される。また、開口６２の幅寸法ｄ゛が
、この開口が形成されている部分の熱酸化膜６の厚み寸
法Ｃ′よりも大きいように開口６２が形成される。また
、両開口６１．６２の側面はＰ型シリコン基板１の長手
方向に対してなるべく垂直にすることが必要であるので
、これら開口６１．６２は異方性ドライエツチングによ
って形成されることが好ましい。
するための開口６１と、Ｎ型コレクタ補償拡散領域とを
形成するための開口６２とを、熱酸化膜６に１回のフォ
トエツチングによって設ける。そして、開口６１および
６２とによって、それぞれＰ型ベース拡散領域５および
Ｎ型エピタキシャル層３の一部の表面が露出される。な
お、開口６１の幅寸法ｂ“が、この開口が形成されてい
る部分の熱酸化膜６の厚み寸法ａ゛よりも小さいように
開口６１が形成される。また、開口６２の幅寸法ｄ゛が
、この開口が形成されている部分の熱酸化膜６の厚み寸
法Ｃ′よりも大きいように開口６２が形成される。また
、両開口６１．６２の側面はＰ型シリコン基板１の長手
方向に対してなるべく垂直にすることが必要であるので
、これら開口６１．６２は異方性ドライエツチングによ
って形成されることが好ましい。
次に、同図に矢印で示すように、熱酸化膜６をマスキン
グ材として、拡散係数が大きいＮ型不純物（例えばリン
）を第１のイオン注入として、４５°以上の注入角度で
注入すると、開口６２内のＮ型エピタキシャル層３の表
面の一部に浅いＮ型コレクタ補償拡散領域７ａが形成さ
れる。開口６１内のＰ型ベース拡散領域５の表面にはイ
オンが注入されないので、新たな拡散領域は形成されな
い。
グ材として、拡散係数が大きいＮ型不純物（例えばリン
）を第１のイオン注入として、４５°以上の注入角度で
注入すると、開口６２内のＮ型エピタキシャル層３の表
面の一部に浅いＮ型コレクタ補償拡散領域７ａが形成さ
れる。開口６１内のＰ型ベース拡散領域５の表面にはイ
オンが注入されないので、新たな拡散領域は形成されな
い。
このあと、第２図（Ｃ）の矢印で示すように、拡散係数
の小さいＮ型不純物（例えばヒ素）を第２のイオン注入
として、０〜７°程度の注入角でイオン注入して、Ｐ型
ベース拡散領域５の表面の一部にＮ型エミッタ拡散領域
８を、またＮ型コレクタ補償拡散領域７ａの表面および
このＮ型コレクタ補償拡散領域７ａに隣接（第１図（Ｃ
）上で右側）するＮ型エピタキシャル層３の表面とにＮ
型コレクタ拡散領域９を形成する。
の小さいＮ型不純物（例えばヒ素）を第２のイオン注入
として、０〜７°程度の注入角でイオン注入して、Ｐ型
ベース拡散領域５の表面の一部にＮ型エミッタ拡散領域
８を、またＮ型コレクタ補償拡散領域７ａの表面および
このＮ型コレクタ補償拡散領域７ａに隣接（第１図（Ｃ
）上で右側）するＮ型エピタキシャル層３の表面とにＮ
型コレクタ拡散領域９を形成する。
最後に、第１図（ｄ）に示すように、ＣＶＤとＣＶＤ後
の拡散熱処理（ドライブ工程）とによって熱酸化膜６の
上にＣＶＤ酸化膜１０を形成する。この拡散熱処理によ
って、Ｎ型コレクタ拡散領域９とＮ型エミッタ拡散領域
８は浅く形成されるとともに、Ｎ型コレクタ補償拡散領
域７ａ内の注入イオンが奥まで拡散されて深いＮ型コレ
クタ補償拡散領域７が形成される。このあと、Ｎ型エミ
ッタ拡散領域８上、Ｐ型ベース拡散領域５上、Ｎ型コレ
クタ拡散領域９上にコンタクト窓を設け、これら拡散領
域８．５．９に接触する電極１１を形成して、ＮＰＮ型
高周波高速バイポーラトランジスタの製造を終了する。
の拡散熱処理（ドライブ工程）とによって熱酸化膜６の
上にＣＶＤ酸化膜１０を形成する。この拡散熱処理によ
って、Ｎ型コレクタ拡散領域９とＮ型エミッタ拡散領域
８は浅く形成されるとともに、Ｎ型コレクタ補償拡散領
域７ａ内の注入イオンが奥まで拡散されて深いＮ型コレ
クタ補償拡散領域７が形成される。このあと、Ｎ型エミ
ッタ拡散領域８上、Ｐ型ベース拡散領域５上、Ｎ型コレ
クタ拡散領域９上にコンタクト窓を設け、これら拡散領
域８．５．９に接触する電極１１を形成して、ＮＰＮ型
高周波高速バイポーラトランジスタの製造を終了する。
このように、本実施例では、Ｎ型コレクタ補償拡散領域
７ａと、Ｎ型コレクタ拡散領域９およびＮ型エミッタ拡
散領域８を形成するのに、ただ１回のフォトエツチング
を行えばよいこと、またイオン注入後の拡散熱処理を、
Ｎ型コレクタ補償拡散領域７ａと、Ｎ型コレクタ拡散領
域９およびＮ型エミッタ拡散領域８とに対して同時に行
うことができる利点を有する二 なお、上記実施例は２種類のイオン注入を行う場合の例
であるが、イオン注入角度をそれぞれのイオンに対して
適宜に選択して、３種類以上のイオンを選択的に注入す
ることも可能である。
７ａと、Ｎ型コレクタ拡散領域９およびＮ型エミッタ拡
散領域８を形成するのに、ただ１回のフォトエツチング
を行えばよいこと、またイオン注入後の拡散熱処理を、
Ｎ型コレクタ補償拡散領域７ａと、Ｎ型コレクタ拡散領
域９およびＮ型エミッタ拡散領域８とに対して同時に行
うことができる利点を有する二 なお、上記実施例は２種類のイオン注入を行う場合の例
であるが、イオン注入角度をそれぞれのイオンに対して
適宜に選択して、３種類以上のイオンを選択的に注入す
ることも可能である。
〈発明の効果〉
以上説明したように、本発明の半導体装置の製造方法は
、半導体基板に２種類以上の不純物を選択的に導入する
際に、不純物のイオン注入のマスキング材の厚みよりも
短い幅を有する開口と、前記厚みより長い幅を有する開
口とを前記マスキング材に形成した後、第１のイオン注
入を４５°以上の注入角度で行い、このあと第２のイオ
ン注入を４５°以下の注入角度で行っている。
、半導体基板に２種類以上の不純物を選択的に導入する
際に、不純物のイオン注入のマスキング材の厚みよりも
短い幅を有する開口と、前記厚みより長い幅を有する開
口とを前記マスキング材に形成した後、第１のイオン注
入を４５°以上の注入角度で行い、このあと第２のイオ
ン注入を４５°以下の注入角度で行っている。
従って、本発明の半導体装置の製造方法によれば、１回
のフォトエツチングを行うのみで、２種類以上の不純物
を選択的に半導体基板に導入することができる利点があ
り、且つ、従来別個に行われてきた第１のイオン注入に
よって形成された拡散領域の熱処理と、第２のイオン注
入によって形成された拡散領域の熱処理とを同時に行う
ことができる利点をも有する。
のフォトエツチングを行うのみで、２種類以上の不純物
を選択的に半導体基板に導入することができる利点があ
り、且つ、従来別個に行われてきた第１のイオン注入に
よって形成された拡散領域の熱処理と、第２のイオン注
入によって形成された拡散領域の熱処理とを同時に行う
ことができる利点をも有する。
第１図は本発明の一実施例を示す半導体装置の断面説明
図であって、第１図（ａ）はＰ型ベース拡散領域が形成
された状態、第１図（ｂ）はＮ型コレクタ補償拡散領域
が形成された状態、第１図（Ｃ）はＮ型エミッタ拡散領
域とＮ型コレクタ拡散領域とが形成された状態、第１図
（ｄ）は電極が取り付けられた状態をそれぞれ示す。 第２図は半導体装置の従来の製造方法を示す半導体装置
の断面説明図であって、第２図（ａ）はＰ型ベース拡散
領域が形成された状態、第２図（ロ）はＮ型コレクタ補
償拡散領域が形成された状態、第２図（Ｃ）はＮ型コレ
クタ拡散領域とＮ型エミッタ拡散領域とが形成された状
態、第２図（ｄ）は電極形成された状態をそれぞれ示す
。 １ ・・・Ｐ型シリコン基板、 ２ ・・・Ｎ゛型埋込み層、 ３ ・・・Ｎ型エピタキシャル層、 ４ ・・・Ｐ゛型分離層、 ５ ・・・Ｐ型ベース拡散領域、 ６ ・・・熱酸化膜、 ７．７ａ・・・Ｎ型コレクタ補償拡散領域、８ ・・・
Ｎ型エミッタ拡散領域、 ９ ・・・Ｎ型コレクタ拡散領域、 １０ ・・・ＣＶＤ酸化膜、 １１ ・・・電極、 ６１．６２・・・開口。
図であって、第１図（ａ）はＰ型ベース拡散領域が形成
された状態、第１図（ｂ）はＮ型コレクタ補償拡散領域
が形成された状態、第１図（Ｃ）はＮ型エミッタ拡散領
域とＮ型コレクタ拡散領域とが形成された状態、第１図
（ｄ）は電極が取り付けられた状態をそれぞれ示す。 第２図は半導体装置の従来の製造方法を示す半導体装置
の断面説明図であって、第２図（ａ）はＰ型ベース拡散
領域が形成された状態、第２図（ロ）はＮ型コレクタ補
償拡散領域が形成された状態、第２図（Ｃ）はＮ型コレ
クタ拡散領域とＮ型エミッタ拡散領域とが形成された状
態、第２図（ｄ）は電極形成された状態をそれぞれ示す
。 １ ・・・Ｐ型シリコン基板、 ２ ・・・Ｎ゛型埋込み層、 ３ ・・・Ｎ型エピタキシャル層、 ４ ・・・Ｐ゛型分離層、 ５ ・・・Ｐ型ベース拡散領域、 ６ ・・・熱酸化膜、 ７．７ａ・・・Ｎ型コレクタ補償拡散領域、８ ・・・
Ｎ型エミッタ拡散領域、 ９ ・・・Ｎ型コレクタ拡散領域、 １０ ・・・ＣＶＤ酸化膜、 １１ ・・・電極、 ６１．６２・・・開口。
Claims (1)
- （１）半導体基板に２種類以上の不純物を選択的に導入
する際に、不純物のイオン注入のマスキング材の厚みよ
りも短い幅を有する開口と、前記厚みより長い幅を有す
る開口とを前記マスキング材に形成した後、第１のイオ
ン注入を４５°以上の注入角度で行い、このあと第２の
イオン注入を４５°以下の注入角度で行うことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039149A JPH02218121A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039149A JPH02218121A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02218121A true JPH02218121A (ja) | 1990-08-30 |
Family
ID=12545053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039149A Pending JPH02218121A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02218121A (ja) |
-
1989
- 1989-02-17 JP JP1039149A patent/JPH02218121A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63261746A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| JPS6081864A (ja) | ラテラル型トランジスタ | |
| JP3193984B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPS62198162A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH0824122B2 (ja) | 半導体装置の製造方法 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JPS6167266A (ja) | 半導体装置の製造方法 | |
| JPS6245065A (ja) | 半導体装置の製造方法 | |
| JPS6337643A (ja) | 半導体装置の製造方法 | |
| JPS63244768A (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| JPH01157565A (ja) | Ｂｉ−ＭＯＳ集積回路装置の製造方法 | |
| JPH03235362A (ja) | 半導体装置の製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPS63211748A (ja) | 半導体装置の製造方法 | |
| JPS61245572A (ja) | 半導体装置 | |
| JPS6223148A (ja) | 半導体装置の製造方法 | |
| JPH0376154A (ja) | 半導体装置の製造方法 | |
| JPH02272755A (ja) | Ｂｉ―ＭＯＳ集積回路の製造方法 | |
| JPS5891673A (ja) | 半導体装置の製造方法 | |
| JPS61202464A (ja) | 半導体装置の製造方法 | |
| JPS6142953A (ja) | 半導体装置の製造方法 | |
| JPS60113468A (ja) | 半導体装置の製法 | |
| JPH01278766A (ja) | 半導体装置の製造方法 | |
| JPS61292356A (ja) | 集積注入論理回路の製造方法 | |
| JPH03104283A (ja) | Ｍｏｓ型半導体装置 |