JPH02218217A - タイミング・ウィンド・コンパレータ - Google Patents
タイミング・ウィンド・コンパレータInfo
- Publication number
- JPH02218217A JPH02218217A JP3964289A JP3964289A JPH02218217A JP H02218217 A JPH02218217 A JP H02218217A JP 3964289 A JP3964289 A JP 3964289A JP 3964289 A JP3964289 A JP 3964289A JP H02218217 A JPH02218217 A JP H02218217A
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- frequency
- signal
- output
- retriggerable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
入力信号の周波数が所定の許容範囲から逸脱した時に異
常検出信号を出力するタイミング・ウィンド・コンパレ
ータに関し、 許容範囲の上限を逸脱した場合及びその下限を逸脱した
場合のいずれの場合にも確実に異常検出できることを目
的とし、 入力信号を供給される第１のリトリガラブル時定数回路
と、第１のリトリガラブル時定数回路の出力を供給され
て検出信号を出力する第２のリトリガラブル時定数回路
とを設け、夫々の時定数をｔＷＩ 、ｔＷ２とし、許容
範囲の上限周波数を（ｆｒ ＋ｆＡ ＞、下限周波数を
（ｆｒ−ｆＢ）とした場合、ｔｗ＋ ＜ｔｗｚで、かつ
、ｔｗ＋及びｔＷ２ともに（ｆｒ −ｆＢ ）の信号の
周期より小さく、（ｆｒ→−ｆＡ）の信号の周期より大
ぎく設定した構成とする。
常検出信号を出力するタイミング・ウィンド・コンパレ
ータに関し、 許容範囲の上限を逸脱した場合及びその下限を逸脱した
場合のいずれの場合にも確実に異常検出できることを目
的とし、 入力信号を供給される第１のリトリガラブル時定数回路
と、第１のリトリガラブル時定数回路の出力を供給され
て検出信号を出力する第２のリトリガラブル時定数回路
とを設け、夫々の時定数をｔＷＩ 、ｔＷ２とし、許容
範囲の上限周波数を（ｆｒ ＋ｆＡ ＞、下限周波数を
（ｆｒ−ｆＢ）とした場合、ｔｗ＋ ＜ｔｗｚで、かつ
、ｔｗ＋及びｔＷ２ともに（ｆｒ −ｆＢ ）の信号の
周期より小さく、（ｆｒ→−ｆＡ）の信号の周期より大
ぎく設定した構成とする。
本発明は、入力信号の周波数が所定の許容範囲から逸脱
した時に異常検出信号を出力するタイミング・ウィンド
・コンパレータに関する、。
した時に異常検出信号を出力するタイミング・ウィンド
・コンパレータに関する、。
例えばデータ変換装置等において、データ読出しを行な
う時のタイミングを決めるのに基準クロック信号が用い
られる。この場合、基準り［１ツク信号の周波数が正規
の値から極端に異なっているとデータ読出し誤りを生じ
ることになるので、基準クロック信号の周波数が所定の
許容範囲から逸脱した時に異常検出を行なってデータ読
出しを停止することが必要である。。
う時のタイミングを決めるのに基準クロック信号が用い
られる。この場合、基準り［１ツク信号の周波数が正規
の値から極端に異なっているとデータ読出し誤りを生じ
ることになるので、基準クロック信号の周波数が所定の
許容範囲から逸脱した時に異常検出を行なってデータ読
出しを停止することが必要である。。
第４図は従来のタイミング・ウィンド・コンパレータの
一例のブロック図、第５図はその動作タイムチャートを
丞す。第４図において、球準クロック発生器１から取出
された基準クロック信号はデータ読出し回路（図示せず
）舌に供給される一方、単安定ンルヂバイブレータで構
成されているリトリガラブル時定数回路（以下、モノマ
ルチという）２に供給される１、モノマルチ２には時定
数ｔｗが設定されており、クロック信号の周波数ｆが第
６図に示すように、ｆｒ＋ｆＡ＞ｆ＞ｆｒｆＢの関係に
ある場合（ｆｒは許容範囲内にある周波数、ｆｒ＋ｆＡ
は許容範囲の上限周波数、ｆｒ−ｆＢは許容範囲の上限
周波数）、第５図（Ａ）に示す如く、モノマルチ２の出
力は！−ルベルのままである。これにより、異常検出回
路３は動作せず、アラームは出力されない５、一方、第
５図（Ｂ）に示す如く、クロック信号の周波数ｆがｆ＜
ｆｒ−ｆＢの関係にある場合、モノマルチ２の出力は時
定数ｔｗが経過した時点でＬレベルになり、異常検出回
路３が動作してアラームが出力される。このアラームに
よって例えばデータ読出し回路（図示せず）によるデー
タ読出しが停止され、データ読出し誤りが防止される。
一例のブロック図、第５図はその動作タイムチャートを
丞す。第４図において、球準クロック発生器１から取出
された基準クロック信号はデータ読出し回路（図示せず
）舌に供給される一方、単安定ンルヂバイブレータで構
成されているリトリガラブル時定数回路（以下、モノマ
ルチという）２に供給される１、モノマルチ２には時定
数ｔｗが設定されており、クロック信号の周波数ｆが第
６図に示すように、ｆｒ＋ｆＡ＞ｆ＞ｆｒｆＢの関係に
ある場合（ｆｒは許容範囲内にある周波数、ｆｒ＋ｆＡ
は許容範囲の上限周波数、ｆｒ−ｆＢは許容範囲の上限
周波数）、第５図（Ａ）に示す如く、モノマルチ２の出
力は！−ルベルのままである。これにより、異常検出回
路３は動作せず、アラームは出力されない５、一方、第
５図（Ｂ）に示す如く、クロック信号の周波数ｆがｆ＜
ｆｒ−ｆＢの関係にある場合、モノマルチ２の出力は時
定数ｔｗが経過した時点でＬレベルになり、異常検出回
路３が動作してアラームが出力される。このアラームに
よって例えばデータ読出し回路（図示せず）によるデー
タ読出しが停止され、データ読出し誤りが防止される。
上記のようにクロック信号の周波数ｆが「〈ｆｒ−ｆＢ
の場合は第５図（Ｂ）に示すようにアラームを出力する
ので特に問題はないが、第５図（Ｃ）に示すようにｆ＞
ｆｒ−＋−ｆＡの関係にある場合はモノマルチ２の時定
数ｔ、ｗの経過前にトリガがかかつてしまうので（第５
図（’Ａ）の場合と同じ）、モノマルチ２の出力はＨレ
ベルのままで、異常であるにも拘らずアラームが出力さ
れない。
の場合は第５図（Ｂ）に示すようにアラームを出力する
ので特に問題はないが、第５図（Ｃ）に示すようにｆ＞
ｆｒ−＋−ｆＡの関係にある場合はモノマルチ２の時定
数ｔ、ｗの経過前にトリガがかかつてしまうので（第５
図（’Ａ）の場合と同じ）、モノマルチ２の出力はＨレ
ベルのままで、異常であるにも拘らずアラームが出力さ
れない。
このように、従来例は、ｆ ＜ ｆ ｒ −ｆ Ｂの場
合だけ異常検出し、ｆ＞ｆｒ 」ｆＢの場合は異常検出
不可能で、いかなる場合も確実に異常検出できない問題
点があった。
合だけ異常検出し、ｆ＞ｆｒ 」ｆＢの場合は異常検出
不可能で、いかなる場合も確実に異常検出できない問題
点があった。
本発明は、許容範囲の上限を逸脱した場合及びその下限
を逸脱した場合のいずれの場合にも確実に異常検出でき
るタイミング・ウィンド・コンパレータを提供すること
を目的とする。
を逸脱した場合のいずれの場合にも確実に異常検出でき
るタイミング・ウィンド・コンパレータを提供すること
を目的とする。
第１図は本発明の原理ブロック図を示す１．同図中、４
は入力信号を供給される第１のリトリガラブル時定数回
路、５は第１のリトリガラブル時定数回路４の出力を供
給されて検出信号を出力する第２のリトリガラブル時定
数回路である３、第１のリトリガラブル時定数回路４の
時定数をｔｗ第２のリトリガラブル時定数回路５の時定
数をｔｗｚ、許容範囲の上限周波数を（ｆｒ−１１’八
）、下限周波数を（ｆｒ−ｆＢ ）とした場合、ｔＷＩ
＜ｔＷ２で、かつ、ｔｗｚ及びｔｗｚともに（ｆｒ −
ｆＢ ）の信号の周期より小さく、（ｆ ｒ＋ｆＡ）の
信号の周期より大きく設定してなる。
は入力信号を供給される第１のリトリガラブル時定数回
路、５は第１のリトリガラブル時定数回路４の出力を供
給されて検出信号を出力する第２のリトリガラブル時定
数回路である３、第１のリトリガラブル時定数回路４の
時定数をｔｗ第２のリトリガラブル時定数回路５の時定
数をｔｗｚ、許容範囲の上限周波数を（ｆｒ−１１’八
）、下限周波数を（ｆｒ−ｆＢ ）とした場合、ｔＷＩ
＜ｔＷ２で、かつ、ｔｗｚ及びｔｗｚともに（ｆｒ −
ｆＢ ）の信号の周期より小さく、（ｆ ｒ＋ｆＡ）の
信号の周期より大きく設定してなる。
入力信号の周波数ｆが’ｒｒ＋ｔ’Ａ＞’ｒ＞’ｒ’ｒ
ｆ’Ｂの場合、第１のリトリガラブル時定数回路（モノ
マルチ）４がｔＷＩ経過時点でＬレベル出力となり、第
２のリトリガラブル時定数回路（モノマルチ）５がＨレ
ベル出力を保持し、異常検出は行なわれない。一方、Ｉ
’＜ｆｒ−ｆＢの場合、第１のモノマルチ４がｔｗ＋経
過時点でルーベル出ツノ、第２のモノマルチ５がしｗ２
紅退部点でＬレベル出力となり、異常検出が行なわれる
。又、ｆ＞ｆｒ 十ｆへの場合、第１のモノマルチ４が
１」レベル出力を保持し、第２のモノマルチ５がｔＷ２
経過時点で１−レベル出力となり、異常検出が行なわれ
る。
ｆ’Ｂの場合、第１のリトリガラブル時定数回路（モノ
マルチ）４がｔＷＩ経過時点でＬレベル出力となり、第
２のリトリガラブル時定数回路（モノマルチ）５がＨレ
ベル出力を保持し、異常検出は行なわれない。一方、Ｉ
’＜ｆｒ−ｆＢの場合、第１のモノマルチ４がｔｗ＋経
過時点でルーベル出ツノ、第２のモノマルチ５がしｗ２
紅退部点でＬレベル出力となり、異常検出が行なわれる
。又、ｆ＞ｆｒ 十ｆへの場合、第１のモノマルチ４が
１」レベル出力を保持し、第２のモノマルチ５がｔＷ２
経過時点で１−レベル出力となり、異常検出が行なわれ
る。
入力信号の周波数が許容範囲の上限周波数以上、許容範
囲の上限周波数以下になると、共に確実に異常検出が行
なわれる。
囲の上限周波数以下になると、共に確実に異常検出が行
なわれる。
〔実施例）
第２図は本発明になるタイミング・ウィンド・］ンパレ
ー夕の一実施例のブロック図、第３図はその動作タイム
チャートを示ず３．第２図中、４は時定数ｔｗ＋ に設
定された単安定マルチバイブレータで構成されたリトリ
ガラブル時定数回路（以下、モノマルチという）、５は
時定数ｔｗ２に設定されたモノマルチである。このよう
にモノマルチはモノマルチ４．５の２段で構成されてお
り、ｔｗ＋ ＜ｔＷｚで、かつ、ｔｗ＋及びｔＷｚとも
に第６図に示す許容範囲の下限周波数（ｆ ｒｆＢ）の
信号の周期より小さく、上限周波数（’ｒｒ＋ｆＡ）の
信号の周期より大きく設定されている。
ー夕の一実施例のブロック図、第３図はその動作タイム
チャートを示ず３．第２図中、４は時定数ｔｗ＋ に設
定された単安定マルチバイブレータで構成されたリトリ
ガラブル時定数回路（以下、モノマルチという）、５は
時定数ｔｗ２に設定されたモノマルチである。このよう
にモノマルチはモノマルチ４．５の２段で構成されてお
り、ｔｗ＋ ＜ｔＷｚで、かつ、ｔｗ＋及びｔＷｚとも
に第６図に示す許容範囲の下限周波数（ｆ ｒｆＢ）の
信号の周期より小さく、上限周波数（’ｒｒ＋ｆＡ）の
信号の周期より大きく設定されている。
ここで、クロック信号の周波数ｆがｆｒ＋ｆ＾＞ｆ＞ｆ
ｒ−ｆＢの関係にある場合、第３図（Ａ）に示す如く、
モノマルチ４の出力は時定数ｔＷ＋経過時点でＬレベル
となり、モノマルチ５は時定数ｔＷ２経過而に面ノマル
チ４の出力が１」レベルになる（クロック信号パルスに
同期）のでそのまま１ルベル出力を保持する。これによ
り、異常検出回路３は動作せず、アラームは出力されな
い。
ｒ−ｆＢの関係にある場合、第３図（Ａ）に示す如く、
モノマルチ４の出力は時定数ｔＷ＋経過時点でＬレベル
となり、モノマルチ５は時定数ｔＷ２経過而に面ノマル
チ４の出力が１」レベルになる（クロック信号パルスに
同期）のでそのまま１ルベル出力を保持する。これによ
り、異常検出回路３は動作せず、アラームは出力されな
い。
一方、クロック信号の周波数ｆがｆ ＜ ｆ ｒｆＢの
関係にある場合、モノマルチ４の出力は時定数ｔＷＩ経
過時点でｌ−レベルとなり、モノマルチ５は時定数ｔｗ
２経過前にモノマルチ４の出力がＨレベルにならないの
で時定数ｔＷ２経過時点でＬレベル出力となる。これに
より、異常検出回路３が動作してアラームが出力される
。
関係にある場合、モノマルチ４の出力は時定数ｔＷＩ経
過時点でｌ−レベルとなり、モノマルチ５は時定数ｔｗ
２経過前にモノマルチ４の出力がＨレベルにならないの
で時定数ｔＷ２経過時点でＬレベル出力となる。これに
より、異常検出回路３が動作してアラームが出力される
。
更に、クロック信号の周波数ｆ ′／Ｊ＜ ｆ ＞ ｆ
ｒ ＋ｆＡの関係にある場合、モノマルチ４は時定数
ｔｗ＋経過前にクロック信号パルスが出力されるのでそ
のままＨレベル出力を保持し、モノマルチ５は時定数ｔ
Ｗ２経過前にモノマルチ４の１」レベルへの立上りがな
いので時定数ｔｗ２経過時点でＬレベル出力となる。こ
れにより、異常検出回路３が動作してアラームが出力さ
れる。
ｒ ＋ｆＡの関係にある場合、モノマルチ４は時定数
ｔｗ＋経過前にクロック信号パルスが出力されるのでそ
のままＨレベル出力を保持し、モノマルチ５は時定数ｔ
Ｗ２経過前にモノマルチ４の１」レベルへの立上りがな
いので時定数ｔｗ２経過時点でＬレベル出力となる。こ
れにより、異常検出回路３が動作してアラームが出力さ
れる。
このように、モノマルチを２段に構成してｔＷＩ ＜ｔ
Ｗ２とし、かつ、ｔＷＩ 、ｔＷ２ともに許容範囲の下
限周波数（ｆｒ−ｆＢ）の信号の周期より小さく、上限
周波数（ｆｒ＋ｆＡ）の信号の周期より大きく設定して
いるので、クロック信号の周波数ｆがｆ＜ｆｒ−ｆＢの
場合もｆ〉ｆｒ＋ｆＡの場合もいずれも確実にアラーム
を出力できる。この場合、モノマルチ４，５の夫々の時
定数ｔＷ＋、’ｌ：Ｗ２は求めるクロック信号の周波数
許容範囲の上限周波数及び上限周波数に応じて設定すれ
ばよい。
Ｗ２とし、かつ、ｔＷＩ 、ｔＷ２ともに許容範囲の下
限周波数（ｆｒ−ｆＢ）の信号の周期より小さく、上限
周波数（ｆｒ＋ｆＡ）の信号の周期より大きく設定して
いるので、クロック信号の周波数ｆがｆ＜ｆｒ−ｆＢの
場合もｆ〉ｆｒ＋ｆＡの場合もいずれも確実にアラーム
を出力できる。この場合、モノマルチ４，５の夫々の時
定数ｔＷ＋、’ｌ：Ｗ２は求めるクロック信号の周波数
許容範囲の上限周波数及び上限周波数に応じて設定すれ
ばよい。
以上説明した如く、本発明によれば、許容範囲の上限を
逸脱した場合及びその下限を逸脱した場合のいずれの場
合にも確実に異常検出できる。
逸脱した場合及びその下限を逸脱した場合のいずれの場
合にも確実に異常検出できる。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例のブロック図、第３図は本発
明の動作タイムチャート、第４図は従来の一例のブロッ
ク図、 第５図は従来の動作タイムチャート、 第６図はクロック信号の周波数許容範囲を説明する図で
ある。 図において、 １はＭ準りロック発生器、 ３は異常検出回路、 ４は第１のリトリガラブル時定数回路（モノマルチ−）
、 ５は第２のリトリガラブル時定数回路くモノマルヂ） を示す。
明の動作タイムチャート、第４図は従来の一例のブロッ
ク図、 第５図は従来の動作タイムチャート、 第６図はクロック信号の周波数許容範囲を説明する図で
ある。 図において、 １はＭ準りロック発生器、 ３は異常検出回路、 ４は第１のリトリガラブル時定数回路（モノマルチ−）
、 ５は第２のリトリガラブル時定数回路くモノマルヂ） を示す。
Claims (1)
- 【特許請求の範囲】 入力信号の周波数が所定の許容範囲から逸脱した時に
異常検出信号を出力するタイミング・ウィンド・コンパ
レータにおいて、 上記入力信号を供給される第１のリトリガラブル時定数
回路（４）と、該第１のリトリガラブル時定数回路（４
）の出力を供給されて検出信号を出力する第２のリトリ
ガラブル時定数回路（５）とを設け、 上記第１のリトリガラブル時定数回路（４）の時定数を
ｔ＿Ｗ＿１、上記第２のリトリガラブル時定数回路（５
）の時定数をｔ＿Ｗ＿２、上記許容範囲の上限周波数を
（ｆｒ＋ｆＡ）、下限周波数を（ｆｒ−ｆＢ）とした場
合、 ｔ＿Ｗ＿１＜ｔ＿Ｗ＿２で、かつ、ｔ＿Ｗ＿１及びｔ＿
Ｗ＿２ともに該（ｆｒ−ｆＢ）の信号の周期より小さく
、該（ｆｒ＋ｆＡ）の信号の周期より大きく設定してな
ることを特徴とするタイミング・ウィンド・コンパレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3964289A JPH02218217A (ja) | 1989-02-20 | 1989-02-20 | タイミング・ウィンド・コンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3964289A JPH02218217A (ja) | 1989-02-20 | 1989-02-20 | タイミング・ウィンド・コンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02218217A true JPH02218217A (ja) | 1990-08-30 |
Family
ID=12558743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3964289A Pending JPH02218217A (ja) | 1989-02-20 | 1989-02-20 | タイミング・ウィンド・コンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02218217A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166728A (en) * | 1981-04-06 | 1982-10-14 | Honda Motor Co Ltd | Discriminating circuit for pulse repetition period |
-
1989
- 1989-02-20 JP JP3964289A patent/JPH02218217A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166728A (en) * | 1981-04-06 | 1982-10-14 | Honda Motor Co Ltd | Discriminating circuit for pulse repetition period |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02218217A (ja) | タイミング・ウィンド・コンパレータ | |
| JPH07212350A (ja) | ランダム入力パルス保持・同期読出し回路、およびランダム入力データ保持・同期読出し回路 | |
| JPH02304610A (ja) | 周辺機器の電源オン・オフ検知装置 | |
| JPH07152460A (ja) | 電圧検出リセット回路 | |
| JPH0147935B2 (ja) | ||
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JPH0331771A (ja) | レゾルバの断線検出回路 | |
| JPS63176014A (ja) | 信号のデユ−テイサイクルの検出回路 | |
| JPH02162470A (ja) | 画像入力装置 | |
| JPS62232016A (ja) | クロツク断検出回路 | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| JPS6162101A (ja) | シ−ケンス制御方式 | |
| JP2000163275A (ja) | 同期フラグ合わせ回路及びその同期フラグ合わせ方法 | |
| JPS63259875A (ja) | 磁気デイスク書き込みにおける障害検出装置 | |
| JPH0240747A (ja) | マイクロコンピュータのデータ入出力方法 | |
| JPH04101221A (ja) | オブジェクト指向システム検査方式 | |
| JPH0410042A (ja) | データ書き込みエラー検出回路 | |
| JPH044484A (ja) | マイクロコンピュータ | |
| JPH01307843A (ja) | プログラム走行監視追加回路 | |
| JPS61147723A (ja) | 電源緊急切断方式 | |
| JPH02278342A (ja) | マイクロコンピュータ | |
| JPH031269A (ja) | マルチプロセッサ・カード・システム | |
| JPH0685628A (ja) | クロック断検出回路 | |
| JPH0322143A (ja) | マイクロプロセッサ装置 | |
| JPH02197921A (ja) | システム初期化方式 |