JPH02223381A - 電源制御回路 - Google Patents
電源制御回路Info
- Publication number
- JPH02223381A JPH02223381A JP4244589A JP4244589A JPH02223381A JP H02223381 A JPH02223381 A JP H02223381A JP 4244589 A JP4244589 A JP 4244589A JP 4244589 A JP4244589 A JP 4244589A JP H02223381 A JPH02223381 A JP H02223381A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse width
- pulse
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電源制御回路に係り、特にスイッチングレギ
ュレータにおけるパルス幅制御に際して、入力に同期し
て制御パルスを発生するとともに、そのパルス幅を所望
値に制限することができる電源制御回路に関するもので
ある。
ュレータにおけるパルス幅制御に際して、入力に同期し
て制御パルスを発生するとともに、そのパルス幅を所望
値に制限することができる電源制御回路に関するもので
ある。
従来、この種の目的に用いられる電源制御回路には、同
期運転できるもの゛はあまりなく、抵抗やコンデンサを
介してスレーブ側の回路にトリガをかける程度のものが
使われているにすぎなかった。
期運転できるもの゛はあまりなく、抵抗やコンデンサを
介してスレーブ側の回路にトリガをかける程度のものが
使われているにすぎなかった。
また、パルス幅制限時のパルス幅の設定は、三角波発振
器を別に用いてパルス幅を設定するものであった。
器を別に用いてパルス幅を設定するものであった。
第２図にパルス発生回路を同期入力に対して同期運転さ
せる場合の従来回路の一例を示す。
せる場合の従来回路の一例を示す。
この第２図に示す従来例にあっては、自走形マルチバイ
ブレータからなるマスク発振器１の出力クロック６によ
ってトランジスタ２をオン、オフさせ、エミッタ出力を
抵抗３およびコンデンサ４からなる微分回路を経て微分
して出力パルスを得る。この出力パルスを同期人カフと
してモノステープルマルチパイプレータからなるスレー
ブ発振器５に加え、これによって、スレーブ発振器５を
マスタ発振器１に対して同期運転させてパルス出力を発
生することができる。
ブレータからなるマスク発振器１の出力クロック６によ
ってトランジスタ２をオン、オフさせ、エミッタ出力を
抵抗３およびコンデンサ４からなる微分回路を経て微分
して出力パルスを得る。この出力パルスを同期人カフと
してモノステープルマルチパイプレータからなるスレー
ブ発振器５に加え、これによって、スレーブ発振器５を
マスタ発振器１に対して同期運転させてパルス出力を発
生することができる。
第３図に、パルス幅を制限するための制限パルス幅出力
を得ることを目的とする従来回路の一例を示す。
を得ることを目的とする従来回路の一例を示す。
この第３図の三角波発振器８からの三角波出力はコンパ
レータ１１のプラスの入力端子に加えられる。コンパレ
ータ１１のマイナスの入力ｆａ 子＆；！、−定電圧を
抵抗９．１０により分圧して得られた入力電圧が加えら
れる。コンパレータ１１は、′三角波が分圧入力を越え
る期間に応じて長さの変化する制限パルス幅出力１２を
発生する。
レータ１１のプラスの入力端子に加えられる。コンパレ
ータ１１のマイナスの入力ｆａ 子＆；！、−定電圧を
抵抗９．１０により分圧して得られた入力電圧が加えら
れる。コンパレータ１１は、′三角波が分圧入力を越え
る期間に応じて長さの変化する制限パルス幅出力１２を
発生する。
フォトカプラ３１は、図示されないスイッチングレギュ
レータの出力電源電圧を検出するものであり、そのイン
ピーダンスは電源電圧によって変化する。従って、一定
電圧からフォトカプラ３１と設定用抵抗３２との並列回
路を経て得られた電圧と三角波発振器８の三角波出力と
を別のコンパレータ３３によって比較することによって
、電源電圧に応じて変化するパルス幅の信号を得る。こ
の信号はナンド回路３４にて制限パルス幅出力１２の論
理積をとることによって、制限パルス幅出力１２を越え
ないパルス幅に制限される。
レータの出力電源電圧を検出するものであり、そのイン
ピーダンスは電源電圧によって変化する。従って、一定
電圧からフォトカプラ３１と設定用抵抗３２との並列回
路を経て得られた電圧と三角波発振器８の三角波出力と
を別のコンパレータ３３によって比較することによって
、電源電圧に応じて変化するパルス幅の信号を得る。こ
の信号はナンド回路３４にて制限パルス幅出力１２の論
理積をとることによって、制限パルス幅出力１２を越え
ないパルス幅に制限される。
ナンド回路３４の出力は図示されないスイッチングレギ
ュレータの出力電圧を制御するドライブ回路におけるパ
ルス幅変調（ＰＷＭ）部の入力制御パルスとなるもので
あり、そのパルス幅は制限パルス幅出力１２によって制
限される。従って、パルス幅が過大になることに起因す
るスイッチングレギュレータ回路における電源トランス
の飽和を防止することかで６るようになる。
ュレータの出力電圧を制御するドライブ回路におけるパ
ルス幅変調（ＰＷＭ）部の入力制御パルスとなるもので
あり、そのパルス幅は制限パルス幅出力１２によって制
限される。従って、パルス幅が過大になることに起因す
るスイッチングレギュレータ回路における電源トランス
の飽和を防止することかで６るようになる。
このように、従来、同期入力に同期してパルスを発生す
る回路と、パルス幅を制限するための制限パルス幅出力
を得るための回路は知られていた。
る回路と、パルス幅を制限するための制限パルス幅出力
を得るための回路は知られていた。
しかしながら、同期入力に同期してパルスを発生すると
ともに制限パルス幅出力を得るためには、これら既知の
回路を別々に用いなければならず、従って、部品点数が
多（なり、効率的な回路構成ができないという問題があ
った。
ともに制限パルス幅出力を得るためには、これら既知の
回路を別々に用いなければならず、従って、部品点数が
多（なり、効率的な回路構成ができないという問題があ
った。
本発明は、このような従来技術の課題を解決しようとす
るものであって、同一の回路によって同期入力に同期し
てパルスを発生するとともに制限パルス幅出力を得るこ
とができる電源制御回路を提供することを、その目的と
している。
るものであって、同一の回路によって同期入力に同期し
てパルスを発生するとともに制限パルス幅出力を得るこ
とができる電源制御回路を提供することを、その目的と
している。
本発明では、電源制御回路は、スイッチングレギュレー
タにおけるパルス幅変調部を駆動するため三角波を用い
て出力電源電圧に応じて変化するパルス幅の制御パルス
を発生し、制限パルス幅出力を用いて該制御パルスのパ
ルス幅を所定値に制限するスイッチングレギュレータを
備えている。
タにおけるパルス幅変調部を駆動するため三角波を用い
て出力電源電圧に応じて変化するパルス幅の制御パルス
を発生し、制限パルス幅出力を用いて該制御パルスのパ
ルス幅を所定値に制限するスイッチングレギュレータを
備えている。
さらに、アンド回路を経て同期入力をトリガ端子に入力
され、外部に接続された抵抗とコンデンサとからなる一
方の時定数回路によって定まるパルス幅のパルスを該同
期入力に応じて発生するとともに、この一方の時定数回
路のコンデンサの両端に三角波出力を発生する第１のモ
ノマルチと、このモノマルチの出力をトリガ端子に接続
され、外部に接続された抵抗とコンデンサとからなる他
方の時定数回路によって定まるパルス幅のパルスを制限
パルス幅出力として得るとともに、該パルスの反転出力
パルスをアンド回路の一方の入力に接続された第２のモ
ノマルチとを備え、同期入力７に同期して三角波出力と
制限パルス幅出力１２とを得るという構成を採っている
。これによって前述した目的を達成しようとするもので
ある。
され、外部に接続された抵抗とコンデンサとからなる一
方の時定数回路によって定まるパルス幅のパルスを該同
期入力に応じて発生するとともに、この一方の時定数回
路のコンデンサの両端に三角波出力を発生する第１のモ
ノマルチと、このモノマルチの出力をトリガ端子に接続
され、外部に接続された抵抗とコンデンサとからなる他
方の時定数回路によって定まるパルス幅のパルスを制限
パルス幅出力として得るとともに、該パルスの反転出力
パルスをアンド回路の一方の入力に接続された第２のモ
ノマルチとを備え、同期入力７に同期して三角波出力と
制限パルス幅出力１２とを得るという構成を採っている
。これによって前述した目的を達成しようとするもので
ある。
以下、本発明の一実施例を第１図に基づいて説明する。
この第１図において、同期人カフとしては、図示されな
いマスク発振器の出力が与えられている。この同期人カ
フは、アンド回路１７を経てモノステーブルマルチバイ
ブレータ（Ｍ／Ｍ ； 以下「モノマルチ」と略す）１
８ａのトリガ端子２１ａに入力されている。
いマスク発振器の出力が与えられている。この同期人カ
フは、アンド回路１７を経てモノステーブルマルチバイ
ブレータ（Ｍ／Ｍ ； 以下「モノマルチ」と略す）１
８ａのトリガ端子２１ａに入力されている。
モノマルチ１８ａは、電源１３によって動作し、トリガ
端子２１ａにおけるパルスの立ち上がりをトリガとして
、一定のパルス幅を有するハイレベルのパルスをＱ出力
に発生する。従って、この出力は同期人カフに同期して
いる。ここで、抵抗１５．コンデンサ１６は一方の時定
数回路をなし、その時定数によってモノマルチ１８ａの
出力パルス幅が定まる。この際、コンデンサ１６の両端
には、周知のように三角波出力１４が発生する。
端子２１ａにおけるパルスの立ち上がりをトリガとして
、一定のパルス幅を有するハイレベルのパルスをＱ出力
に発生する。従って、この出力は同期人カフに同期して
いる。ここで、抵抗１５．コンデンサ１６は一方の時定
数回路をなし、その時定数によってモノマルチ１８ａの
出力パルス幅が定まる。この際、コンデンサ１６の両端
には、周知のように三角波出力１４が発生する。
モノマルチ１８ｂは、電源１３によって動作し、トリガ
端子２１ｂにおけるモノマルチ１８ａの出力パルスの立
ち上がりをトリガとして、一定のパルス幅を有するハイ
レベルのパルスをＱ出力に発生する。
端子２１ｂにおけるモノマルチ１８ａの出力パルスの立
ち上がりをトリガとして、一定のパルス幅を有するハイ
レベルのパルスをＱ出力に発生する。
ここで、抵抗２０及びコンデンサ１９は、他方の時定数
回路をなし、その時定数によってモノマルチ１８ｂの出
力パルス幅が任意に定められる。モノマルチ１８ｂのＱ
出力は、同期入力に同期した、所望の制限パルス幅出力
１２である。
回路をなし、その時定数によってモノマルチ１８ｂの出
力パルス幅が任意に定められる。モノマルチ１８ｂのＱ
出力は、同期入力に同期した、所望の制限パルス幅出力
１２である。
一方、フォトカプラ３１は、図示されないスイッチング
レギュレータの電源出力電圧を検出するものであり、そ
のインピーダンスは電源電圧によって変化する。従って
、一定電圧からフォトカプララ３１と設定用抵抗３２と
の並列回路を経て得られた電圧と、コンデンサ１６の両
端における三角波出力１４とを別のコンパレータ３３に
よって比較することによって、電源電圧に応じて変化す
るパルス幅の信号を得る。
レギュレータの電源出力電圧を検出するものであり、そ
のインピーダンスは電源電圧によって変化する。従って
、一定電圧からフォトカプララ３１と設定用抵抗３２と
の並列回路を経て得られた電圧と、コンデンサ１６の両
端における三角波出力１４とを別のコンパレータ３３に
よって比較することによって、電源電圧に応じて変化す
るパルス幅の信号を得る。
この信号は、ナンド回路３４において制限パルス幅出力
１２との論理積をとることによって、制限パルス幅出力
１２を越えないパルス幅に制限される。
１２との論理積をとることによって、制限パルス幅出力
１２を越えないパルス幅に制限される。
ナンド回路３４の出力は、図示されないスイッチングレ
ギュレータの出力電圧を制御するドライブ回路における
パルス幅変調（ＰＷＭ）部の入力となるものであり、そ
のパルス幅が制限パルス幅出力１２によって制限される
。梃って、パルス幅が過大になることによる、スイッチ
ングレギュレータ回路における電源トランスの飽和を防
止することができるようになる。
ギュレータの出力電圧を制御するドライブ回路における
パルス幅変調（ＰＷＭ）部の入力となるものであり、そ
のパルス幅が制限パルス幅出力１２によって制限される
。梃って、パルス幅が過大になることによる、スイッチ
ングレギュレータ回路における電源トランスの飽和を防
止することができるようになる。
尚、モノマルチ１８ｂのＱ出力はモノマルチ１８ａの同
期入力におけるアンド回路１７の一方の入力として用い
られ、制限パルス幅出力発生中の同期入力を遮断するこ
とによって、電源制御回路の誤動作を防止する。
期入力におけるアンド回路１７の一方の入力として用い
られ、制限パルス幅出力発生中の同期入力を遮断するこ
とによって、電源制御回路の誤動作を防止する。
以上説明したように、本発明によれば、モノマルチを二
回路接続して用いることによって、スイッチングレギュ
レータのパルス幅変調部の入力パルス幅を制限する制限
パルス幅出力を、同期入力に同期して得ることかでき、
また、スイッチングレギュレータの電源出力を識別する
三角波出力を得ることができる。さらに、本発明によれ
ば、同一目的を達成する上で従来回路と比較して部品点
数を大幅に削減することができるという従来にない優れ
た電源制御回路を提供することができる。
回路接続して用いることによって、スイッチングレギュ
レータのパルス幅変調部の入力パルス幅を制限する制限
パルス幅出力を、同期入力に同期して得ることかでき、
また、スイッチングレギュレータの電源出力を識別する
三角波出力を得ることができる。さらに、本発明によれ
ば、同一目的を達成する上で従来回路と比較して部品点
数を大幅に削減することができるという従来にない優れ
た電源制御回路を提供することができる。
第１図は本発明の一実施例を示す回路図、第２図はパル
ス発生回路を同期運転させる場合の従来回路の一例を示
す図、第３図は制限パルス幅出力を得るための従来回路
の一例を示す図である。 １２・・・制限パルス幅出力、１３・・・電源、１４・
・・三角波出力、１５．２０・・・抵抗、１６．１９・
・・コンデンサ、１７・・・アンド回路、１８ａ、１８
ｂ・・・モノステーブルマルチバイブレータ（Ｍ／Ｍ）
、２１ａ、２１ｂ・・・）リガ端子、３１・・・フォ
トカプラ、３２・・・設定用抵抗、３３・・・コンパレ
ータ、３４・・・ナンド回路。 第 図 第２図 （Ｒルス発壬回外１闇餉直重に：ピ信農合を従工謬しα
ｊ給４−伊ＪＬｔ千Ｔ面ン第３図
ス発生回路を同期運転させる場合の従来回路の一例を示
す図、第３図は制限パルス幅出力を得るための従来回路
の一例を示す図である。 １２・・・制限パルス幅出力、１３・・・電源、１４・
・・三角波出力、１５．２０・・・抵抗、１６．１９・
・・コンデンサ、１７・・・アンド回路、１８ａ、１８
ｂ・・・モノステーブルマルチバイブレータ（Ｍ／Ｍ）
、２１ａ、２１ｂ・・・）リガ端子、３１・・・フォ
トカプラ、３２・・・設定用抵抗、３３・・・コンパレ
ータ、３４・・・ナンド回路。 第 図 第２図 （Ｒルス発壬回外１闇餉直重に：ピ信農合を従工謬しα
ｊ給４−伊ＪＬｔ千Ｔ面ン第３図
Claims (1)
- （１）、スイッチングレギュレータにおけるパルス幅変
調部を駆動するため三角波を用いて出力電源電圧に応じ
て変化するパルス幅の制御パルスを発生し、制限パルス
幅出力を用いて該制御パルスのパルス幅を所定値に制限
するスイッチングレギュレータの電源制御回路において
、 アンド回路を経て同期入力をトリガ端末に入力され、外
部に接続された抵抗とコンデンサとからなる時定数回路
によって定まるパルス幅のパルスを該同期入力に応じて
発生するとともに、前記コンデンサの両端に三角波出力
を発生する第１のモノステーブルマルチバイブレータ（
以下、モノマルチと略す）と、 該モノマルチの出力をトリガ端子に接続され、外部に接
続された抵抗とコンデンサとからなる時定数回路によっ
て定まるパルス幅のパルスを制限パルス幅出力として得
るとともに、該パルスの反転出力パルスを前記アンド回
路の一方の入力に接続された第２のモノマルチとを備え
、 前記同期入力に同期して前記三角波出力と制限パルス幅
出力とを得ることを特徴とした電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244589A JP2776533B2 (ja) | 1989-02-22 | 1989-02-22 | 電源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4244589A JP2776533B2 (ja) | 1989-02-22 | 1989-02-22 | 電源制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02223381A true JPH02223381A (ja) | 1990-09-05 |
| JP2776533B2 JP2776533B2 (ja) | 1998-07-16 |
Family
ID=12636273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4244589A Expired - Lifetime JP2776533B2 (ja) | 1989-02-22 | 1989-02-22 | 電源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776533B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1090225C (zh) * | 1995-07-27 | 2002-09-04 | 太阳工程株式会社 | 从液态烃中除去汞的方法 |
-
1989
- 1989-02-22 JP JP4244589A patent/JP2776533B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1090225C (zh) * | 1995-07-27 | 2002-09-04 | 太阳工程株式会社 | 从液态烃中除去汞的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2776533B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711025B2 (ja) | パルス幅変調器 | |
| US5942947A (en) | Current-regulated, voltage-controlled oscillator with duty cycle correction | |
| JPH02223381A (ja) | 電源制御回路 | |
| KR870006769A (ko) | 펄스 이상 회로 | |
| JPH01157612A (ja) | 電圧制御発振回路 | |
| JPH05122933A (ja) | スイツチングレギユレータの発振回路 | |
| KR870001262Y1 (ko) | 동기 신호 발생회로 | |
| JPS62139138U (ja) | ||
| JP2858157B2 (ja) | 電源制御装置 | |
| JPH02125515A (ja) | クロック発生回路 | |
| JPH0357320A (ja) | 分周回路装置 | |
| JP2976630B2 (ja) | 周波数シンセサイザ | |
| JPS604043U (ja) | 位相制御回路 | |
| JPS5912826Y2 (ja) | 発振器 | |
| JPS61254075A (ja) | 電源回路 | |
| JP2510130Y2 (ja) | Ｐｌｌ回路 | |
| JPH0449705Y2 (ja) | ||
| JPH0322611A (ja) | パルス発生回路 | |
| JPS59225609A (ja) | シユミツトトリガ回路 | |
| KR930008422B1 (ko) | 동기형 클럭발생회로 | |
| JP2656675B2 (ja) | 電圧制御発振回路 | |
| JPH0744104Y2 (ja) | 接続回路 | |
| JPS63206159A (ja) | スイツチング電源制御回路 | |
| JPH0123007B2 (ja) | ||
| JPS59174733U (ja) | パルス発生器 |