JPH02224363A - ピングリッドアレイ集積回路ケース - Google Patents
ピングリッドアレイ集積回路ケースInfo
- Publication number
- JPH02224363A JPH02224363A JP4716289A JP4716289A JPH02224363A JP H02224363 A JPH02224363 A JP H02224363A JP 4716289 A JP4716289 A JP 4716289A JP 4716289 A JP4716289 A JP 4716289A JP H02224363 A JPH02224363 A JP H02224363A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- integrated circuit
- grid array
- pin
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- HQZJODBJOBTCPI-VHCPEVEQSA-N [(3ar,4s,6ar,8r,9s,9ar,9br)-8-hydroxy-3,6-dimethylidene-2-oxospiro[3a,4,5,6a,7,8,9a,9b-octahydroazuleno[4,5-b]furan-9,2'-oxirane]-4-yl] (2s)-2-methyloxirane-2-carboxylate Chemical group O([C@@H]1[C@H]2C(=C)C(=O)O[C@H]2[C@@H]2[C@@]3(OC3)[C@H](O)C[C@H]2C(=C)C1)C(=O)[C@]1(C)CO1 HQZJODBJOBTCPI-VHCPEVEQSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- GNWCEVOXWDZRJH-UHFFFAOYSA-N repin Natural products CC1(CO1)C(=O)OC2CC3C(OC(=O)C3=C)C4C(CC(O)C45CO5)C2=C GNWCEVOXWDZRJH-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はピングリッドアレイ集積回路ケース、特に、二
段実装用のピングリッドアレイ集積回路ケースに関する
。
段実装用のピングリッドアレイ集積回路ケースに関する
。
従来のピングリッドアレイ集積回路ケースについて図面
を参照して詳細に説明する。
を参照して詳細に説明する。
第３図は（ａ）、（ｂ）従来のピングリッドアレイ集積
回路ケースの一例を含む断面図および平面図である。
回路ケースの一例を含む断面図および平面図である。
ケース１０はプリント基板９に一段づつ平面的に並べら
れ、実装されている。
れ、実装されている。
上述した従来のピングリッドアレイ集積回路ケースは、
実装密度が低く、信号遅延時間の差が無視できなくなる
という欠点があった。
実装密度が低く、信号遅延時間の差が無視できなくなる
という欠点があった。
本発明のピングリッドアレイ集積回路ケースは、ピンと
同径同間隔の穴を隣り合うピンと同距離かつピンを収り
囲むように穿孔し、前記穴に同種のピングリッドアレイ
集積回路ケースのピンを貫通可能としたものである。
同径同間隔の穴を隣り合うピンと同距離かつピンを収り
囲むように穿孔し、前記穴に同種のピングリッドアレイ
集積回路ケースのピンを貫通可能としたものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）は本発明の一実施例を゛示す断面
図および平面図である。
図および平面図である。
第１図（ａ）、（ｂ）に示すピングリッドアレイ集積回
路ケースは、ピン３と同径同間隔の穴２が、ピン３を囲
むように開けらている。
路ケースは、ピン３と同径同間隔の穴２が、ピン３を囲
むように開けらている。
第２図（ａ）、（ｂ）は本発明の一使用例を示す断面図
および平面図である。
および平面図である。
２段目のケースＩＢは、１段目のケースＩＡよリピン３
と貫通孔２の距離分ずらして実装されている。これによ
り、２段実装が可能となる。
と貫通孔２の距離分ずらして実装されている。これによ
り、２段実装が可能となる。
本発明のピングリッドアレイ集積回路ケースは、実装密
度が倍増し、信号遅延時間の差を無視できるという効果
がある。
度が倍増し、信号遅延時間の差を無視できるという効果
がある。
・・・・・・絶縁基板、５・・・・・・集積回路、６・
・・・・・カバー、７・・・・・・接続線、８・・・・
・・導体パターン、９・・・・・・プリント基板。
・・・・・カバー、７・・・・・・接続線、８・・・・
・・導体パターン、９・・・・・・プリント基板。
Claims (1)
- ピンと同径同間隔の穴を隣り合うピンと同距離かつピン
を取り囲むように穿孔し、前記穴に同種のピングリッド
アレイ集積回路ケースのピンを貫通可能としたことを特
徴とするピングリッドアレイ集積回路ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4716289A JPH02224363A (ja) | 1989-02-27 | 1989-02-27 | ピングリッドアレイ集積回路ケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4716289A JPH02224363A (ja) | 1989-02-27 | 1989-02-27 | ピングリッドアレイ集積回路ケース |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224363A true JPH02224363A (ja) | 1990-09-06 |
Family
ID=12767382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4716289A Pending JPH02224363A (ja) | 1989-02-27 | 1989-02-27 | ピングリッドアレイ集積回路ケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224363A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442134A (en) * | 1992-08-20 | 1995-08-15 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Lead structure of semiconductor device |
-
1989
- 1989-02-27 JP JP4716289A patent/JPH02224363A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442134A (en) * | 1992-08-20 | 1995-08-15 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Lead structure of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0685423A (ja) | 電気アセンブリ | |
| CA2030826A1 (en) | Composite circuit board with thick embedded conductor and method of manufacturing the same | |
| JPS5853635Y2 (ja) | Ｘ−ｙ接点構造 | |
| JPH02224363A (ja) | ピングリッドアレイ集積回路ケース | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH0291987A (ja) | 印刷配線板 | |
| JPS6424492A (en) | Coil device | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JP3184090B2 (ja) | 集積回路搭載用基板 | |
| JPH01112793A (ja) | 回路基板 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| KR19980030136A (ko) | 시간대 배선율을 높일 수 있는 인쇄 회로 기판 | |
| JPH0527810Y2 (ja) | ||
| JPH0430441A (ja) | 半導体装置 | |
| JPH02214195A (ja) | 電子部品の実装方法 | |
| JPH0955580A (ja) | プリント基板 | |
| JPH04364794A (ja) | 半導体モジュール | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPH03257853A (ja) | 半導体装置 | |
| JPH03109796A (ja) | プリント基板 | |
| JPH0332093A (ja) | 半導体装置 | |
| JPH0588547B2 (ja) | ||
| JPH04366567A (ja) | 配線基板 | |
| JPH02183556A (ja) | ピングリッドアレーパッケージ | |
| JPH02214130A (ja) | 電子素子実装用プリント基板 |