JPH02226901A

JPH02226901A - マイクロ波回路

Info

Publication number: JPH02226901A
Application number: JP4823489A
Authority: JP
Inventors: Toshihiko Yoshimasu; 敏彦吉増
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-02-28
Filing date: 1989-02-28
Publication date: 1990-09-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】主呈上−（７１里光… 本発明はマイクロ波回路に関し、特には集積化に通した
マイクロ波回路に関するものである。

従来色侠血近年、ＧａＡｓ系やＩｎＰ系を材料とする電界効果トラ
ンジスタ（以下、ＦＥＴと略す）や変調ドープ電界効果
トランジスタの開発が進むにつれ、それらのトランジス
タと整合回路やバイアス回路等をモノリシック化する試
みが各所で盛んにおこなわれている。このモノリシック
ＩＣはＭＭ　Ｉ　Ｃ（？Ｉｏｎｏｌｉｔｈｉｃ　Ｍｉｃ
ｒｏｗａｖｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔ
　）と呼ばれ、これまでマイクロ波帯で主に使われてい
たハイブリッド回路にくらべて小型で信顛性に優れてい
る。このため、直接衛星放送受信用（１２Ｇｌｌｚ帯）
の低雑音増幅器、ミキサや発振器等のＭＭＩＣが報告さ
れている。

このＭＭＩＣで使われる伝送線路にはマイクロストリッ
プ線路とコプレーナ線路がある。マイクロストリップ線
路は、裏面に導電性接地電極を有する半導体基板の主面
上に、金等の導電体により主線路を形成することにより
得られる。また、コプレーナ線路は、半導体基板の主面
上に接地電極と主線路が形成される。

半導体基板の主面上に分布定数線路を有するマイクロ波
回路の従来例として、直接衛星放送受信用（１２（Ｊｚ
帯）のＣａＡｓ低雑音増幅器ＭＭ　［Ｃを第４図に示す
。この例は高周波的に先端接地となる並列スタブで整合
回路を構成しており、ｌはＦＥＴｔ’、２，３．４はそ
れぞれＦ　Ｅ　Ｔ　１　ノゲ−ト、ドレイン、ソースの
各端子、５と７はそれぞれＦＥＴＩの入力と出力回路用
主線路、６と８はそれぞれ入力と出力整合回路用スタブ
（副線路）で、ストリップ線路で形成されている。９は
コンデンサで入力整合用スタブ６と出力整合用スタブ８
を夫々接地し、かつバイアス用のバイパスコンデンサと
して働＜、１０はＦＥＴＩのドレインバイアス抵抗、１
１．！：１２はそれぞれＦＥＴＩのゲート２とドレイン
３のバイアス端子、１３と１４はそれぞれＭＭ　Ｉ　Ｃ
の入力端子と出力端子である。

ＦＥＴＩとして、１２Ｇｌｌｚ帯で１喰的な構造である
ゲート長０．２５μ１．ゲート幅２００μ−の素子を用
いると、ＭＭ　Ｉ　Ｃの入出力インピーダンスを５０Ω
化するには、伝送線路５，６，７．８の特性インピーダ
ンスは３０〜１２０Ω、電気長は１２Ｇｔｌｚで１０〜
７０°程度必要になる。この長さを物理長になおすと、
０．２〜１　、７＋ｕ＋程度になる。

が　°　しよ゛とするＭＭＩＣではＦＥＴの整合回路を通常はマイクロストリ
ップ線路等の分布定数回路で構成するため、周波数が１
０ＧＩＩｚ程度ではミリメータオーダの長さの線路が必
要になる。ところでＭＭ　Ｉ　ＣはＧａＡｓ等の半導体
基板上に形成するため、このようなミリメータオーダの
長い線路を形成することは、チップサイズの点から非常
に困難である。

本発明は上記従来例の欠点に鑑み、ＭＭＩＣのスタブ長
を短くできる新しい線路構成のマイクロ波回路を提供す
るものである。

量　を　°するための手本発明のＭＭ　［Ｃは、分布定数線路の主線路に並列に
接続される分布定数線路の副線路（スタブ）の特性アド
ミタンスを不連続に変化させた構成としている。

止−■ このような構成によると、主線路に並列に接続される副
線路の特性アドミタンスが不連続に変化しているので、
主線路から副線路の他端側までみたアドミタンスに複数
の特性アドミタンス値が関与することになる。従って、
例えば前記アドミタンスが開放になる条件を前記複数の
アドミタンス値を選ぶことによって決めることができ、
その際その複数のアドミタンス値を前記副線路が短くな
るように設定することができる。

裏」Ｌ開以下に本発明を実施例を用いて詳細に説明する。

本発明の一実施例を第１図に示す。ここで、第４図の従
来例と同一部分は同一符号を付して重複説明を省略する
。２０と２１は入力回路用主線路５に接続されたＦＥＴ
Ｉの人力整合用スタブ（副線路）で、２２と２３は出力
回路用主線路７に接続された出力整合用スタブ（副線路
）である。本実施例の特徴は、従来例の整合用スタブ６
．８（第４図）の特性アドミタンスをそれぞれ入力整合
用スタブ２０゜２１と出力整合用スタブ２２．２３で不
連続に変化させ、しかもＦＥＴＩ側のスタブ２０の特性
アドミタンスが接地側のスタブ２１のそれより大きく、
出力整合用スタブについても同様にＦＥＴＩ側のスタブ
２２の特性アドミタンスが接地側のスタブ２３のそれよ
り大きくなる形状に設計される。基板の厚さが同一であ
るとした場合、スタブの幅を大きくすれば特性アドミタ
ンスも太き（なる。このように、先端接地の並列スタブ
で整合回路を構成する場合、スタブの特性アドミタンス
を不連続に変化させ、しかも主線路に近い方の特性アド
ミタンス（２０２２）を大きくすることで、従来よりス
タブ長を短くできる。このことを、もう少し詳しく説明
する。

まず従来例の第４図のシラートスタブ６を例にとると、
入力端子１３からコンデンサ９をみたアドミタンスＹａ
は、で、負荷アドミタンスＹ　１　＝ＣＯであるから、Ｙａ
＝Ｙｏ／　（ｊ　−ｔ　ａｎθ）　　−１２）となる。

ここで、Ｙｏはスタブ６の特性アドミタンスで、θはス
タブの電気長である。（２）式から明らかにＹａは純虚
数になる。従って、スタブ６を除いて、端子１３からＦ
ＥＴＩ側をみたアドミタンス（Ｙｉｎ）の実数部が２０
ｍ７．５であれば、スタブ６によりＹｉｎの虚数部をキ
ャンセルし、ＭＭＩＣの入力インピーダンスを５０Ωに
整合できる。Ｙｉｎの虚数部をＹｍとすると整合条件は
、Ｙａ＝−Ｙｍ　　　　　　・−・・−（３）となり、
これより、スタブの特性アドミタンスＹＯと電気長θが
決まる。とは言うものの、ＧａＡＳ等の半導体基板上に
伝送線路を形成する場合は、特性アドミタンスＹｏの選
択幅が小さいため、事実上は（２）、　（３）式から電
気長θが決まる。電気長θは通常ＩＯ″〜７０１程度必
要であるので、ＭＭＩＣの動作周波数が１２ＧＩＩｚ付
近だと、スタブの物理長は０．２〜１．７　ｔａ−にも
なって、ＭＭ　［Ｃとして実現できない場合がある。

次に、第１図に示した前記本実施例のスタブ２０゜２１
を例にとると、端子１３からコンデンサ９をみたアドミ
タンスＹｂは、となる。ここで、Ｙｘ、Ｙｙはそれぞれスタブ２１゜２
０の特性アドミタンスでθＸ、θｙはそれぞれスタブ２
１．２０の電気長である。（４）式で、特性アドミタン
スをＹｘ＜Ｙｙと選ぶことで、アドミタンスＹｂが小さ
い領域（即ちθＸ、θｙが大きい領域）で、同じアドミ
タンスを得るためのスタブ長（θχ＋θｙ）を従来例の
スタブ長（θ）より短くできる。簡単のため、 θＸ−θｙ暑θ／２　　　−・（５）としたときの本実施例によるアドミタンスＹｂと電気長
θ（−〇Ｘ十θｙ）の計算結果と、（２）式の従来例に
よるアドミタンスＹａと電気長θの計算結果をあわせて
第２図に示す、なお、Ｙｏ−Ｙｘ−１／１２０．　　Ｙ
　ｙ　＝　１　／３０とした。

第２図から分かるように、同じアドミタンスＹを得るた
めに必要なスタブの電気長゛（θ）は、Ｙが大きくスタ
ブ長が短いときは、従来例（Ｙａ）と本実施例（Ｙｂ）
でほぼ等しく、Ｙが小さくなって長いスタブ長が必要に
なれば、従来例より本実施例の方が短くできる。しかも
、より長いスタブ長が必要なとき程、本実施例の効果が
大きくなる０例えば、Ｙ　ｍ　−−０，０１のとき、従
来例（Ｙａ）ではスタブ長−４０″に対して本実施例（
ｙｂ）ではスタブ長−３８″であまり短（ならないのに
対して、Ｙｍ＝Ｏの時、従来例ではスタブ長＝９０゜に
対して、本実施例ではスタブ長＝５４°と実に４０％も
短くできる。

即ち、従来例でスタブ長＝９０＠　というのは（２）式
が零となるときの値で、換言すればスタブが開放となる
値であるが、本実施例でスタブが開放となるためには（
４）式が零となればよく、これはＹｙＸｔａｎθｙ−Ｙ
　ｘ　Ｘ　ｃ　ｏ　ｔθｘ＝０であればよく、この式は
前記θＸ＝θｙ＝θ／２を代入すると、 θ−２ｔ　ａ　ｎ−’−１”￥７７￥７となり、Ｙｙ＞
Ｙｘであればスタブの電気長θは小さな値となる。この
ように小さくできるのは、異なる値の特性アドミタンス
がＹｘ、Ｙｙと２つ存する（即ちスタブの特性アドミタ
ンスが不連続である）からである。勿論２つに限らず３
つ以上の特性アドミタンスを用意してもよい。このよう
に、本実施例によれば、従来のＭＭＩＣでは実現困難で
あった短いスタブを、ＭＭＩＣ内に作成するすることが
できる。

前記従来例は、スタブの先端をコンデンサで接地した場
合であるが、接地はコンデンサをかならずしも必要とし
ない。金等のワイヤでも良い。

以上は、スタブの先端を接地したいわゆるショートスタ
ブの例であるが、本発明はスタブの先端を開放した、い
わゆるオーブンスタブについても適用できる。オーブン
スタブの場合を以下に説明するが、基本的には上記ショ
ートスタブと同じであるので、簡単に述べる。

この場合の実施例を第３図に示す。ここで、３０゜３１
は特性アドミタンスを不連続に変化させた入力整合用ス
タブで、３２．３３は同出力整合用スタブである。オー
ブンスタブでは、負荷アドミタンスＹ１−０となるので
、（１）式より、端子１３からスタブ３０、３１をみた
アドミタンスＹｃは、となる、ここで、Ｙｘｘ、Ｙｙｙ
はスタブ３Ｌ　３０の特性アドミタンスで、θＸＸ、　
　θｙｙはスタブ３１．３０の電気長を示す。

上記（６）式においても、スタブ３１．３０の特性アド
ミタンスをＹｙｙ＜Ｙｘｘの関係を導入することにより
アドミタンスＹｃと電気長θ（＝θＸＸ＋θｙｙ）は前
記（４）式の実施例において示した第２図と同様の関係
が得られ、ＭＭＩＣとしてアドミタンスＹが大きい領域
（スタブ長θが長い領域）で、本実施例（Ｙｃ）は従来
例（Ｙａ）よりスタブ長を短くできる。

以上のように（ｉ）先端接地の並列スタブで整合回路を構成するとき
は、主線路に近いスタブ線路（第１図の２０．２２）の
特性アドミタンスを接地スタブ線路（第１図の２１．２
３）のそれより大きくする。

（ｉｉ　）先端開放の並列スタブで整合回路を構成する
ときは、主線路に近いスタブ線路（第３図の３０．３２
）の特性アドミタンスを、開放スタブ線路（第３図の３
１．３３）のそれより小さくする。

ことにより、整合に必要なアドミタンスを得るスタブ長
を、従来の単一スタブ線路で構成した回路のスタブ長よ
り最大約４０％も短くできる。従って、従来ＭＭ　Ｉ　
Ｃでは実現困難であった長いスタブも、本発明により実
現することができる。なお、ここでは特性アドミタンス
はスタブ中１箇所でのみ変化させているが、この変化を
２箇所以上で使うことも可能である。

前記各実施例はＧａＡｓ基板上に形成した低雑音増幅器
を例にとり、本発明の詳細な説明したが、本発明はこれ
に限定されるわけではない０例えば、半導体基板として
ＩｎＰ等も利用できるし、分布定数線路としてコプレー
ナ線路にも使用でき、また、マイクロストリップ線路と
コプレーナ線路の組み合わせでも使用できる。また、低
雑音増幅器によらず、ミキサ、発振器やフィルタ等分布
定数回路で構成されているマイクロ波回路であれば本発
明を使用できるし、ＭＭＩＣにかぎらず、誘電体基板を
使った従来のハイブリッド回路にも適用可能である。

血■勿苅釆以上説明したように、本発明によれば、同じアドミタン
スを得るための副線路（スタブ）長を従来より大幅に短
くできるため、チップサイズが小さいＭＭＩＣで整合回
路が容易に実現可能となり、マイクロ波回路の利用を拡
大することができるだけでなく、回路設計に与える負担
を軽減することができる。またスタブ長を短くすること
ができるためマイクロ波回路の小型化、集積化を図るこ
とができる。

【図面の簡単な説明】

第１図は先端接地スタブによる本発明の一実施例の回路
図、第２図はスタブ長θとアドミタンスＹの関係を示す
図、第３図は先端開放スタブによる本発明の他の実施例
の回路図、第４図は従来例のマイクロ波回路図。１・−・ＦＥＴ、２・・・ＦＥＴのゲート３・・・ＦＥ
Ｔのドレイン、４・・−ＦＥＴのソース。５．７・・・主線路、９−・・コンデンサ。１０−・・ＦＥＴのドレインバイアス抵抗。１１・・−ＦＥＴのゲートバイア乙端子５１２−・・Ｆ
ＥＴのドレインバイアス端子。１３−・−ＭＭ　Ｉ　Ｃの入力端子１４・・・ＭＭＩＣの出力端子。２０、２１．２２．２３．３０．３１．３２．３３・・
−副線路（スタブ）。

Claims

【特許請求の範囲】

（１）誘電体基板または半導体基板の主面上に分布定数
線路を有してなるマイクロ波回路において、前記分布定
数線路の主線路に並列に接続した分布定数線路より成る
副線路の特性アドミタンスを不連続に変化させることに
よりインピーダンス変換回路を構成したことを特徴とす
るマイクロ波回路。