JPH0222739Y2 - - Google Patents

Info

Publication number
JPH0222739Y2
JPH0222739Y2 JP1983169785U JP16978583U JPH0222739Y2 JP H0222739 Y2 JPH0222739 Y2 JP H0222739Y2 JP 1983169785 U JP1983169785 U JP 1983169785U JP 16978583 U JP16978583 U JP 16978583U JP H0222739 Y2 JPH0222739 Y2 JP H0222739Y2
Authority
JP
Japan
Prior art keywords
operational amplifier
diode
output
resistor
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983169785U
Other languages
English (en)
Other versions
JPS6082353U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16978583U priority Critical patent/JPS6082353U/ja
Publication of JPS6082353U publication Critical patent/JPS6082353U/ja
Application granted granted Critical
Publication of JPH0222739Y2 publication Critical patent/JPH0222739Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

【考案の詳細な説明】 本考案は演算増幅器を使つた絶縁値回路に関す
る。
正負入力信号に対してその一方の極性で入力に
比例した出力を得る絶対値回路は、各種制御装置
でのアナログ演算に多く使用され、高精度の絶対
値出力を得るのに演算増幅器が応用される。
従来の回路は、第1図又は第2図に示す構成に
されるものであつた。第1図のものは演算増幅器
IC1とダイオードD1,D2と抵抗R1,R2によつて入
力信号V1の反転信号を利得1で得、この信号と
入力信号V1とを抵抗R3,R4(=R8/2)で突合わせ
て演算増幅器IC2で加算増幅することにより、出
力V0に絶対値信号を得ている。ここで、R1=R2
=R3=2R4とされ、利得GはR5/R3によつて決
められる。
第2図のものは入力信号V1の負極性には演算
増幅器IC1で利得1で反転増幅幅L、この出力を
演算増幅器IC2で非反転増幅して出力V0とし、入
力信号V1の正極性には抵抗R1,R2を通してその
まま非反転増幅している。ここで、抵抗R1=R2、
利得Gは(1+R4/R3)になる。
第1図の回路は、入力インピーダンスが抵抗
R1になる。また、第2図のものは正極性入力に
は入力インピーダンスが演算増幅器IC2の回路イ
ンピーダンスで決まりほぼ無限大になるが、負極
性入力には抵抗R1の入力インピーダンスになる。
このため、入力信号V1を発生する信号源の出
力インピーダンスが抵抗R1の抵抗値に比べて十
分に小さい場合を除いて出力V0に信号源の出力
インピーダンスの影響を受け、高精度の演算には
信号源の出力部にインピーダンスバツフアを1つ
設ける必要があつた。
本考案の目的は、入力信号源の出力インピーダ
ンスに影響されることなく2つの演算増幅器によ
つて高精度の絶縁値出力を得ることができる回路
を提供するにある。
本考案は、帰還路に第1のダイオードを持つた
電圧ホロワ動作と反転増幅動作になる構成の第1
の演算増幅器で負極性入力には該第1のダイオー
ドのアノード(演算増幅器の反転入力端子側)か
ら負極性出力を取出し(電圧ホロワ)、正極性入
力には第1の演算増幅器の正極性出力を第2のダ
イオードを通して非反転増幅器構成の第2の演算
増幅器の非反転入力とし、この第2の演算増幅器
の反転入力端子に抵抗を介して負極性出力を入力
すると共に該抵抗を通して第1の演算増幅器への
正極性入力時のフイードバツクにする(反転増
幅)ことで第2の演算増幅器の出力に絶対値信号
を得、入力インピーダンスは第1の演算増幅器に
よつて十分に高くしたことを特徴とする。
第3図は本考案の一実施例を示す回路図であ
る。演算増幅器IC1は非反転入力端子(+)に入
力信号V1が印加され、その出力端子はダイオー
ドD1のカソード及びダイオードD2のアノードに
接続され、反転入力端子(−)がダイオードD1
のアノードに接続される。演算増幅器IC2の非反
転入力端子にはダイオードD2のカソードが接続
されると共に接地抵抗R4が接続され、出力端子
と反転入力端子間に抵抗R3が接続され、さらに
反転入力端子には接地抵抗R2及びダイオードD1
との間に抵抗R1が接続される。
この構成において、入力信号V1の負極性に対
しては演算増幅器IC1はダイオードD1が導通して
電圧ホロワ動作になり、ダイオードD1のアノー
ド電圧V4はV1に一致する。入力信号V1の正極性
にはダイオードD1が非導通、ダイオードD2が導
通になり、この信号電圧V2が演算増幅器IC2で増
幅されて抵抗R2,R3の比で増幅されて抵抗R1を
通して演算増幅器IC1に負帰還される非反転増幅
器動作になる。また、負極性に対するダイオード
D1のアノード電圧V4(=V1)は抵抗R1を通して
演算増幅器IC2で反転増幅されて出力V0になる。
従つて、入力信号V1がV1>0(正極性)のと
き、各部電圧はダイオードの順方向電圧VDとす
ると、 V2=V3=V4=V1 V5=V2+VD となり、出力電圧V0は V0=|(1+R3/R2)V1|となる。
また、入力信号V1がV1<0(負極性)のとき V2=V3=0 V4=V1 V5=V4−VD となり、出力電圧V0は V0=|−R3/R1V1| となる。
ここで、R2=R1R3/(R3−R1)<但しR3≧R1
>とすれば利得Gに G=R3/R1=1+R3/R2 を持つ絶対値出力を得ることができる。
以上のとおり、本考案によれば、演算増幅器
IC1が電圧ホロワ又は非反転増幅動作になつて入
力インピーダンスを十分に高くでき、入力信号
V1の信号源出力インピーダンスに影響受けるこ
となく高精度の絶対値出力を得ることができ、し
かも演算増幅器を2つ用意して構成できる効果が
ある。
【図面の簡単な説明】
第1図及び第2図は従来の絶対値回路図、第3
図は本考案の一実施例を示す回路図である。 IC1,IC2……演算増幅器、R1,R2,R3,R4,
R5……抵抗、D1,D2……ダイオード。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力信号を非反転入力端子の入力とし出力端子
    が第1のダイオードD1のカソード及び第2のダ
    イオードD2のアノードに接続され、第1のダイ
    オードD1のアノードが反転入力端子に接続され
    る第1の演算増幅器IC1と、上記第2のダイオー
    ドD2のカソードが非反転入力端子に接続され出
    力端子が絶対値出力とされると共に抵抗R3を通
    して反転入力端子に接続され該反転入力端子には
    接地抵抗R2と上記第1のダイオードのアノード
    に接続される抵抗R1の一端が接続される第2の
    演算増幅器IC2とを備え、入力信号が負極性では
    第1の演算増幅器が電圧ホロワとして動作して抵
    抗R1を通して第2の演算増幅器で反転増幅され、
    入力信号が正極性では第1の演算増幅器が第2の
    演算増幅器を通した抵抗R3と抵抗R1を通した帰
    還路で非反転増幅器として動作することで高入力
    インピーダンスで第2の演算増幅器の出力に絶対
    値出力を得ることを特徴とする絶対値回路。
JP16978583U 1983-11-01 1983-11-01 絶対値回路 Granted JPS6082353U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16978583U JPS6082353U (ja) 1983-11-01 1983-11-01 絶対値回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16978583U JPS6082353U (ja) 1983-11-01 1983-11-01 絶対値回路

Publications (2)

Publication Number Publication Date
JPS6082353U JPS6082353U (ja) 1985-06-07
JPH0222739Y2 true JPH0222739Y2 (ja) 1990-06-20

Family

ID=30370833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16978583U Granted JPS6082353U (ja) 1983-11-01 1983-11-01 絶対値回路

Country Status (1)

Country Link
JP (1) JPS6082353U (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503743A (ja) * 1973-05-16 1975-01-16
JPS59113769U (ja) * 1983-01-21 1984-08-01 日本アビオニクス株式会社 絶対値回路

Also Published As

Publication number Publication date
JPS6082353U (ja) 1985-06-07

Similar Documents

Publication Publication Date Title
JPS6254242B2 (ja)
JPH0547868B2 (ja)
JPH0422565Y2 (ja)
JPH0247616Y2 (ja)
JPH0233387Y2 (ja)
JPS5922636Y2 (ja) 電圧−電流変換回路
JPS6220078Y2 (ja)
JPH0478044B2 (ja)
JPS6111486B2 (ja)
JP2002164749A (ja) インピーダンス変換形増幅器
SU1649639A1 (ru) Усилитель мощности
SU1190278A1 (ru) Преобразователь напр жени в его абсолютное значение
JPS6122291Y2 (ja)
JPS6234283B2 (ja)
JPS624885B2 (ja)
JPS6259485B2 (ja)
JPH0466127B2 (ja)
JP2536156B2 (ja) 絶対値回路
JPH0312481B2 (ja)
JPH07177036A (ja) D−a変換回路装置
JPH03115415U (ja)
JPH0240541Y2 (ja)
JPH0349469Y2 (ja)
JP2865296B2 (ja) 利得制御装置
JPS6040015Y2 (ja) 広帯域増幅回路