JPH0222820A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0222820A JPH0222820A JP17320988A JP17320988A JPH0222820A JP H0222820 A JPH0222820 A JP H0222820A JP 17320988 A JP17320988 A JP 17320988A JP 17320988 A JP17320988 A JP 17320988A JP H0222820 A JPH0222820 A JP H0222820A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- layer
- film
- tungsten silicide
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 17
- 239000003870 refractory metal Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 30
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 14
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 14
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 5
- 238000002844 melting Methods 0.000 abstract description 5
- 230000008018 melting Effects 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000013039 cover film Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体集積回路におけ
る回路素子間を結ぶ長寿命の電極配線に関する。
る回路素子間を結ぶ長寿命の電極配線に関する。
従来の半導体装置の電極配線は、電気抵抗の小さい金属
、主にアルミニウム(Aρ)の薄膜パターンを単に被着
形成して設けるのが常であったのだが、近年になってか
らは、半導体集積回路を高集積化する為に配線幅を狭め
ると配線中の電流密度が高くなって電流による配線構成
物質分子の移動(所謂エレクトロマイグレーション)に
よって配線が断線する迄の寿命が実装上問題となる程短
くなるという問題に対処する為に、第4図に示すように
、アルミニウム薄膜10の上にアルミニウム程低抵抗で
はないがエレクトロマイグレーションの少い高融点金属
シリサイド層13を重ねた二層構造の電極配線が用いら
れていた。電極配線のアルミニウム薄膜が断線した場合
でも、並列に走る高融点金属シリサイド層は断線せずに
残っているため、電極配線の幅を狭くしたままでも機能
的寿命は延びる様になっている。
、主にアルミニウム(Aρ)の薄膜パターンを単に被着
形成して設けるのが常であったのだが、近年になってか
らは、半導体集積回路を高集積化する為に配線幅を狭め
ると配線中の電流密度が高くなって電流による配線構成
物質分子の移動(所謂エレクトロマイグレーション)に
よって配線が断線する迄の寿命が実装上問題となる程短
くなるという問題に対処する為に、第4図に示すように
、アルミニウム薄膜10の上にアルミニウム程低抵抗で
はないがエレクトロマイグレーションの少い高融点金属
シリサイド層13を重ねた二層構造の電極配線が用いら
れていた。電極配線のアルミニウム薄膜が断線した場合
でも、並列に走る高融点金属シリサイド層は断線せずに
残っているため、電極配線の幅を狭くしたままでも機能
的寿命は延びる様になっている。
上述した従来の半導体装置は、異種物質の二層構造の電
極配線を有しているので、公知のフォトリソグラフィー
に依るパターン形成に際して、エツチング後の最終断面
形状の制御が難しいだけでなく、二層構造化によって厚
みが増している為、電極配線がある部分とない部分との
段差が大きくなって電極配線の上に堆積されるパッシベ
ーション膜或はさらに上層の電極配線との間の眉間絶縁
膜の形状(平坦性)を悪化させるという欠点がある。
極配線を有しているので、公知のフォトリソグラフィー
に依るパターン形成に際して、エツチング後の最終断面
形状の制御が難しいだけでなく、二層構造化によって厚
みが増している為、電極配線がある部分とない部分との
段差が大きくなって電極配線の上に堆積されるパッシベ
ーション膜或はさらに上層の電極配線との間の眉間絶縁
膜の形状(平坦性)を悪化させるという欠点がある。
本発明の目的は、長寿命でかつ加工性の良い電極配線を
有する半導体装置を提供することにある。
有する半導体装置を提供することにある。
本発明の半導体装置は、所定パターンのアルミニウム薄
膜とその外縁部を含む側面にのみ被着された高融点金属
シリサイド層とからなる電極配線を有している。
膜とその外縁部を含む側面にのみ被着された高融点金属
シリサイド層とからなる電極配線を有している。
次に本発明について図面を参照して説明する。
第1図は本発明の第1の実施例を示す半導体チップの縦
断面図である。この図は特に何らかの機能を持った集積
回路を意味しないが、公知のMO3型半導体装置一般に
(例えばMOSメモリの周辺回路)に本発明を適用した
場合の形状を示すものである。
断面図である。この図は特に何らかの機能を持った集積
回路を意味しないが、公知のMO3型半導体装置一般に
(例えばMOSメモリの周辺回路)に本発明を適用した
場合の形状を示すものである。
この実施例は、所定パターンのアルミニウム薄M10、
タングステン・シリサイド層11a、11b、・・・か
らなる水平方向に多層構造の電極配線を有している。タ
ングステン・シリサイド層11a、llb、llcはそ
れぞれアルミニウム薄膜10の外縁部側面、段差部にで
きる側面、大きな段差部にできる曲面状の側面に被着さ
れている。いずれにせよ、アルミニウム薄膜の表面(平
坦面)にはついていない。
タングステン・シリサイド層11a、11b、・・・か
らなる水平方向に多層構造の電極配線を有している。タ
ングステン・シリサイド層11a、llb、llcはそ
れぞれアルミニウム薄膜10の外縁部側面、段差部にで
きる側面、大きな段差部にできる曲面状の側面に被着さ
れている。いずれにせよ、アルミニウム薄膜の表面(平
坦面)にはついていない。
側面にタングステン・シリサイド層がついているのでエ
レクトロマイグレーションによる断面までの寿命は長い
。又、垂直方向に二層構造になっていないので厚さが従
来例より薄くなり、段差は大きくならないので眉間絶縁
膜の平坦性は良い。
レクトロマイグレーションによる断面までの寿命は長い
。又、垂直方向に二層構造になっていないので厚さが従
来例より薄くなり、段差は大きくならないので眉間絶縁
膜の平坦性は良い。
次に、この実施例の製造方法について説明する。
第2図(a)、(b)はこの実施例を説明するための工
程順に配置した半導体チップの断面図である。
程順に配置した半導体チップの断面図である。
まず、第1図(a)に示すように、半導体チップ上にア
ルミニウム薄膜10を被着し、所定パターンに整形する
。アルミニウム薄膜IQは眉間絶縁v8に開孔されたコ
ンタクト六9に於て下層の配線(或はゲート電極)とし
て用いられるリン(P)を拡散された多結晶シリコン配
線7及び、N型不純物を拡散されたシリコ基板表面上の
ソース・ドレイン領域6と電気的に接続されている。
ルミニウム薄膜10を被着し、所定パターンに整形する
。アルミニウム薄膜IQは眉間絶縁v8に開孔されたコ
ンタクト六9に於て下層の配線(或はゲート電極)とし
て用いられるリン(P)を拡散された多結晶シリコン配
線7及び、N型不純物を拡散されたシリコ基板表面上の
ソース・ドレイン領域6と電気的に接続されている。
1はP型シリコン単結晶基板で、シリコン酸化膜の厚い
部分(フィールド酸化膜3)とP型の濃い不純物を拡散
したチャネルストッパ2とからなる素子分離頭載に区画
された表面領域には、シリコン酸化膜のゲート絶縁膜4
、ソース・ドレイン領域6のN型不純物領域等がすべて
公知の方法により形成されている。次に、第2図(b)
に示すように、全面にタングステンシリサイド層(WS
ix)11を200nmの厚さに被着する。次に、第1
図に示すように、タングステン・シリサイドに対して選
択性がありかつ異方性のプラズマ・エツチングを上方か
ら施し、配線のアルミニウム部分の上面及び所期の配線
と配線との間の層間絶縁膜上のタングステン・シリサイ
ド層を除去する。こうすることにより、タングステン・
シリサイド部分が、配線のアルミニウム部分の外縁垂直
側面と、コンタクト上にできるアルミニウムの窪み(段
差部)の側面とにだけ残って側壁が形成される。次いで
公知の方法でPSGのパッシベーション膜12が形成さ
れる。
部分(フィールド酸化膜3)とP型の濃い不純物を拡散
したチャネルストッパ2とからなる素子分離頭載に区画
された表面領域には、シリコン酸化膜のゲート絶縁膜4
、ソース・ドレイン領域6のN型不純物領域等がすべて
公知の方法により形成されている。次に、第2図(b)
に示すように、全面にタングステンシリサイド層(WS
ix)11を200nmの厚さに被着する。次に、第1
図に示すように、タングステン・シリサイドに対して選
択性がありかつ異方性のプラズマ・エツチングを上方か
ら施し、配線のアルミニウム部分の上面及び所期の配線
と配線との間の層間絶縁膜上のタングステン・シリサイ
ド層を除去する。こうすることにより、タングステン・
シリサイド部分が、配線のアルミニウム部分の外縁垂直
側面と、コンタクト上にできるアルミニウムの窪み(段
差部)の側面とにだけ残って側壁が形成される。次いで
公知の方法でPSGのパッシベーション膜12が形成さ
れる。
配線のパターニングは、アルミニウム薄膜のエツチング
をほぼ完了し、タングステン・シリサイド層11a、l
lb、llcは異方性エツチングで整形できるので、加
工が容易である。
をほぼ完了し、タングステン・シリサイド層11a、l
lb、llcは異方性エツチングで整形できるので、加
工が容易である。
第3図は、本発明の第2の実施例を示す半導体チップの
縦断面図である。アルミニウム薄膜10とタングステン
・シリサイドM 11 a、11b、11cとからなる
第一の配線層は第1の実施例と同じである。本実施例は
さらに、第二の眉間絶縁膜14を介して同じくアルミニ
ウム薄膜15とタングステン・シリサイド16a、16
bとからなる第二の配線層が被着形成されており、第一
の配線層とはコンタクト穴18に於て接続され、上には
PSGのパッシベーション膜17が゛被着されている。
縦断面図である。アルミニウム薄膜10とタングステン
・シリサイドM 11 a、11b、11cとからなる
第一の配線層は第1の実施例と同じである。本実施例は
さらに、第二の眉間絶縁膜14を介して同じくアルミニ
ウム薄膜15とタングステン・シリサイド16a、16
bとからなる第二の配線層が被着形成されており、第一
の配線層とはコンタクト穴18に於て接続され、上には
PSGのパッシベーション膜17が゛被着されている。
第二の眉間膜は、本発明の第一の配線層の形状の平坦さ
によって、公知の方法で容易に平坦化され、パッシベー
ション膜も、本発明の第二の配線層の形状の平坦さによ
って、厚い薄いの差が少くて、クラックの入りにくい形
状に被着される。また、第一と第二との配線層間のコン
タクト抵抗は図の様にアルミニウムとアルミニウムとの
接触が主となるため、非常に低くできている。
によって、公知の方法で容易に平坦化され、パッシベー
ション膜も、本発明の第二の配線層の形状の平坦さによ
って、厚い薄いの差が少くて、クラックの入りにくい形
状に被着される。また、第一と第二との配線層間のコン
タクト抵抗は図の様にアルミニウムとアルミニウムとの
接触が主となるため、非常に低くできている。
なお、タングステン・シリサイドの代りにモリブデン・
シリサイド等の高融点金属シリサイドを使用できること
はいうまでもない。
シリサイド等の高融点金属シリサイドを使用できること
はいうまでもない。
以上説明したように本発明は、主体となるアルミニウム
薄膜とそのパターン外縁を含む側面にのみ被着された高
融点金属シリサイド層との水平方向に二層構造をもった
電極配線にすることによって、エレクトロマイグレーシ
ョンによる断線までの寿命が長く、加工が容易であり、
平坦性が優れた配線を実現できるので、半導体装置の信
頼性が改善できる効果がある。
薄膜とそのパターン外縁を含む側面にのみ被着された高
融点金属シリサイド層との水平方向に二層構造をもった
電極配線にすることによって、エレクトロマイグレーシ
ョンによる断線までの寿命が長く、加工が容易であり、
平坦性が優れた配線を実現できるので、半導体装置の信
頼性が改善できる効果がある。
第1図は本発明の第1の実施例を示す半導体チップの縦
断面図、第2図(a)、(b)は第1の実施例の製造方
法を説明するための工程順に配置した半導体チップの縦
断面図、第3図は第2の実施例を示す半導体チップの縦
断面図、第4図は従来例を示す半導体チップの縦断面図
である。 1・・・P型シリコン単結晶基板、2・・・チャネルス
トッパ、3・・・フィールド酸化膜、4・・・ゲート絶
縁膜、5・・・多結晶シリコンゲート電極、6・・・ソ
ース・ドレイン領域、7・・・多結晶シリコン配線、8
・・・層間絶縁膜、9・・・コンタクト穴、10・・・
アルミニウム薄膜、11、lla、llb、11 c−
・・タングステン・シリサイド層、12・・・PSGカ
バー膜、13・・・高融点金属シリサイド層、14・・
・層間絶縁膜、15・・・アルミニウム薄膜、16a、
16b・・・タングステン・シリサイド層、17・・・
PSGカバー膜、18・・・コンタクト穴。
断面図、第2図(a)、(b)は第1の実施例の製造方
法を説明するための工程順に配置した半導体チップの縦
断面図、第3図は第2の実施例を示す半導体チップの縦
断面図、第4図は従来例を示す半導体チップの縦断面図
である。 1・・・P型シリコン単結晶基板、2・・・チャネルス
トッパ、3・・・フィールド酸化膜、4・・・ゲート絶
縁膜、5・・・多結晶シリコンゲート電極、6・・・ソ
ース・ドレイン領域、7・・・多結晶シリコン配線、8
・・・層間絶縁膜、9・・・コンタクト穴、10・・・
アルミニウム薄膜、11、lla、llb、11 c−
・・タングステン・シリサイド層、12・・・PSGカ
バー膜、13・・・高融点金属シリサイド層、14・・
・層間絶縁膜、15・・・アルミニウム薄膜、16a、
16b・・・タングステン・シリサイド層、17・・・
PSGカバー膜、18・・・コンタクト穴。
Claims (1)
- 所定パターンのアルミニウム薄膜とその外縁部を含む側
面にのみ被着された高融点金属シリサイド層とからなる
電極配線を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17320988A JPH0222820A (ja) | 1988-07-11 | 1988-07-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17320988A JPH0222820A (ja) | 1988-07-11 | 1988-07-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0222820A true JPH0222820A (ja) | 1990-01-25 |
Family
ID=15956140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17320988A Pending JPH0222820A (ja) | 1988-07-11 | 1988-07-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0222820A (ja) |
-
1988
- 1988-07-11 JP JP17320988A patent/JPH0222820A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JPH07211873A (ja) | アンチフュ−ズ素子 | |
| JPH0697109A (ja) | 半導体装置 | |
| KR100233315B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JPH0222820A (ja) | 半導体装置 | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH10340953A (ja) | 半導体装置 | |
| JP2809172B2 (ja) | 半導体装置 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPH11111921A (ja) | 半導体装置 | |
| JPH0653328A (ja) | 半導体装置 | |
| KR100679941B1 (ko) | 반도체장치의 콘택 제조방법 | |
| JPS60121769A (ja) | Mis半導体装置の製法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH0936229A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09199606A (ja) | マスタスライス方式の半導体装置 | |
| JPH0779137B2 (ja) | 半導体装置 |