JPH02228782A - 図形情報を処理する装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 本発明は、１）図形情報を記憶すべきフレームバッファ
メモリ装置をアクセスし次結果、生じるフレームバッフ
ァ内のページ境界越えをできる限シ少なくシ、且つ２）
所定のクリップウィンドウの外の図形情報を処理するた
めに資される時間をできる限夛短くするように、図形情
報を処理する装置に関する。これら２つの目的は互いに
矛盾するときもあ夛、本発明は、フレームバッファのア
クセスが常に最小限のオーバヘッドで実行されるように
するには、図形情報をいかにして処理すべきかを確定す
るものである。

ダイナミックＲＡＭ又はフレームバックアメモリ装置（
好ましい実施例ではビデオＲＡＭ）においては、表示す
べき情報の画素は行と列を成して配列される。メモリを
アドレスするときは、個々の画素をアドレスする之めに
、ＲＡＭの内部にあるメモリアドレッシング方式を利用
しなければなら彦い。この点に関連して、一般に広く採
用されている方式は、内部行アドレスレジスタの使用に
よりアクセス可能な１行分の画素を１ページとして規定
する方式である。すなわち、行アドレスレジスタにペー
ジの基底アドレスを与えることにより、そのページの中
にちる画素を行アドレスからの相対的オフセットに従っ
てアクセスできる。このオフセットが列アドレスである
。このため、ＲＡＭにより使用される行アドレスレジス
タに新たなページの基底アドレスを再ロードすることと
関連するオーバヘッドを少なくすることが可能であれば
、そのときには必ずページ境界越えをできる限９少なく
することが望ましい。

規定のウィンドウの中に表示すべき所定の対象物に対し
て、ウィンドウの内側にある対象物の部分と、ウィンド
ウの外側にある対象物の部分と、ウィンドウの外側にあ
る対象物の部分とを確定することによυ、ページ境界越
えをできる限り少なくすると共に、所定のクリップウィ
ンドウの外にある対象物の部分を処理する九めに費され
る時間をできる限り短くするように対象物を上から下へ
描出すべきか、下から上へ描出すべきか、左から右へ描
出すべきか又は右から左へ描出すべきかを決定できる場
合が多い。

以下、クリッピングがノ１−ドウエアで実行されるよう
な図形サブシステムに関連して、本発明を説明する。こ
の点について、本発明の７・−ドウエアは、ページ境界
越えをできる限り少なくし且つクリップされる又はあい
まいな画素の処理に時間を貴さないようにするように図
形操作をいかに処理すべきかを決定するために必要とさ
れるある情報を提供することができる。しかしながら、
同じ種類の情報はソフトウェアにも利用可能であるので
、ソフトウェアでの実現はここに含まれる説明に基づい
て当業者には容易に明白になるはずであるという点から
、本発明は開示されるノ１−ドウエアの実施例に限定さ
れない。

本発明は、ビデオ表示装置に表示すべき画素のクリッピ
ングを可能である限υノーードウエアで実行し、本発明
の図形サブシステムを使用しても容易にクリップするこ
とができない画像又は画像部分のみをソフトウェアで実
行するものとする。

〔実施例〕

本発明はエンジニアリングワークステーションの図形サ
ブシステムに関し、特に、所定のクリップウィンドウの
中に表示されるべき図形情報を処理するための情報を提
供するノ・−ドウエア構成に関する。クリッピング比較
論理により利用可能となった情報を使用することによ）
、ページ境界越えをできる限り少なくすると共に、クリ
ップされる又はあいまいな画素の処理に費される時間を
なくすには、図形操作をいかに処理すべきかを決定する
ことができる。

クリッピングを伴なう任意の四辺形描出と、クリッピン
グを伴なうブロック画像転送（ＢＬＩＴ）とを支援する
ために必要な記憶容量と比較情報を提供するために、座
標ステージングブロック及び座標比較論理ブロック（第
１図を参照）が設けられる。いずれの場合にも、４対の
Ｘ／Ｙ座標を指定し且つクリッピングウィンドウ境界を
指定することが必要である。

四辺形描出を支援するということは、その四辺形を規定
する４つの頂点を利用できることを示唆する。ここに開
示する本発明の実施例は、それらの頂点にほとんど制限
を課さない。頂点は４対のレジスタ（１対のレジスタは
Ｘ座標のための１つのレジスタと、Ｙ座標のための１つ
のレジスタとから構成される）に記憶され、頂点番号Ｏ
から３によって表わされる。頂点０は頂点１に結合し、
頂点１は頂点２に結合し、頂点２は頂点３に結合し、頂
点３は頂点Ｏに結合することになっておシ、頂点Ｏと頂
点２又は頂点１と頂点３との間には結合はないものとす
る。座標ステージング部と比較論理は、指定された四辺
形の表示用メモリへの記憶を最終的に実行するパイプラ
インの最初の段を形成する。パイプラインにおいてそれ
らの段の後に続く段は、それぞれの頂点と、それと隣シ
合う頂点との関係に関する情報（すなわち、頂点１の場
合、ＸｌとＸＯ，ＹｌとＹＯ，ＸｉとＸ２及びＹｌとＹ
２　との関係）を要求する。この情報は、合成され次と
きに元の四辺形を正確に表示する一連の不等辺四辺形を
機能アドレッシングブロックに適正に供給するために必
要である。任意の四辺形の分解は座標順序付は論理によ
って実行される。

さらに、後続するパイプラインの段において四辺形のク
リッピング境界に対するクリッピングを支援するために
は、頂点と、適切なりリッピング境界との関係も必要と
される。１例を挙げると、これは、全てのＸ頂点を最小
Ｘクリップ境界と、最大Ｘクリップ境界と、最大Ｘクリ
ップ境界の双方と比較することを意味している。Ｙ座標
についても、同様の一連の比較が必要である。場合によ
っては、これらの比較は、対象物が可視（クリップされ
ない）部分を有するのか否かを表わすこともできる。可
視でない対象物をあらかじめ識別することにより、表示
用メモリへの書込みに可視画素は識別されなくなるので
、後続するパイプライン段の利用を回避することができ
る。これは、四辺形の描出がクリッピング情報の解析の
直後に起とこったと考えることができるという点で、性
能上の１つの利点となっている。

ここで説明する図形システムの好ましい実施例は、１つ
の線分と関連する画素を確定するときに１６ビツト２の
補数演算を利用する。この演算は、線分の２のＸ頂点及
びＹ頂点の差をとることを含む。演算上のオーバフロー
を避けるために、Ｘ頂点値及びＹ頂点値の数値範囲を１
５ビツトで宍わせるように、すなわち、−２１４と（２
１４１）との間になるように制限しなければならない。

これを支援する場合、頂点の数値範囲の検査は座標比較
論理により実行される。

ＢＬＩＴの支援に際しても、ソース（ＳＲＣ）矩形の対
向する角を指定する２つの頂点と、宛先（ｐｇｓＴ）矩
形の対向する角を指定する２つの頂点０４つの頂点が必
要である。ＢＬＩＴ動作の意図は、ＳＲＣ矩形に含まれ
ている画素をＤＥＢＴ矩形に複写することでおる。この
実施例では、ＳＲＣ矩形の左上角は頂点Ｏとして記憶さ
れ、ＳＲＣの右下角は頂点１として記憶される。同様に
ＤＥＳＴの左上角は頂点２として、また、右下角は頂点
３としてそれぞれ記憶される。ＳＲＣｔ−ＤＩＥＴに正
しく複写する念めには、２つの矩形が重なシ合う場合、
注意を払わなければならない。重なり合いが起こると、
正しい結果を得る必要がある場合には、画素が複写され
る順序は制約される。これは、当業者には良く知られて
いる問題である。画素複写の制約を適正に定める九めに
要求される情報には、ＳＲＣ矩形境界と、ＤＥＳＴ矩形
境界との比較がある。これは、関連するＸ座標とＹ座標
の双方について必要である。

さらに、パイプラインの後続する段においてＳＲＣ矩形
とＤＥＳＴ矩形の双方のクリッピングを支援するために
は、ＳＲＣ頂点及びＤＥＳＴ頂点と、適切なりリッピン
グ境界との関係も必要とされる。

この場合にも、ＳＲＣ矩形又はＤｇｓ’ｒ矩形のいずれ
か一方が全くあいまいであシ（見えず）、後続するパイ
プライン段を利用する必要がなくなることも考えられる
。これは、ＢＬＩＴの実行がクリッピング情報の解析直
後に起こつ之と考えることができるという点で、性能上
の１つの利点になっている。

座標ステージング制御論理は、座標値を獲得するための
複数の方法を支援する。これに相応して、座標比較論理
は、座標値がどのようＫして提供されたかにかかわらず
、必要な比較情報を維持する。

座標を獲得する様々な方法を絶対、指標指示及び相対と
まとめることができる。採用する特定の方法は、ロード
されるべきレジスタを識別するためにＣＰＵが使用する
レジスタのアドレスにより決定される。絶対座標値は、
ＣＰＵによりアドレスされたレジスタに供給される実際
の値を記憶することによりロードされる。このロード方
法は、後述するようなクリップ境界レジスタ及びシスタ
ーオフセットレジスタと、個々の座標レジスタとをロー
ドするときに使用される。第２の方法である指標指示は
、同一の値を有する複数の座標を効率良くロードするた
めに使用される。この場合、ＣＰＵが供給した値は、１
つ又は複数の座標レジスタへの記憶のｋめに利用可能状
態にされる前Ｋ、マス、適切なラスターオフセットレジ
スタ（ラスターオフセットＸ又はラスターオフセットＹ
）に加えられる。ラスターオフセットの追加は、ＣＰＵ
によう提供されたＸ／Ｙアドレスペースを表示用メモリ
の別の領域へオフセットする手段となる。

指標指示ローディングメカニズムは、それ自身をガイド
し且つある所定のサイクルの間にいくつの座標レジスタ
をロードすべきか、また、どの座標レジスタをロードす
べきかを表わすために、２ビツトの指標を利用する。Ｃ
ＰＵが退化四辺形を識別するとき、点では１対のＸ／Ｙ
を指定するだけでよく、ま之、線の場合は２対のＸ／Ｙ
、三角形の場合には３対のＸ／Ｙを指定すれば良いよう
にするのは、このメカニズムである。上記の退化四辺形
のいずれか１つが４つの頂点レジスタに口−ドされると
き、１つ又は２つ以上の頂点は繰返されることＫなる。

パイプラインの後続する段が規定され次対象物を（次と
え、退化四辺形であっても）常に四辺形として解釈する
ことができ、決して、下位の対象物（すなわち、点、線
、三角形）全てを特殊なケースとして扱わないようにす
るために、この繰返しは必要である。また、指標指示ロ
ーディング方式によれば、矩形に対応する四辺形の４つ
の内金てを正しく規定するなめには、その矩形の対向す
る２つの角を入力するだけで良い。

第３のローディング方法である相対方法は、ＣＰＵに、
最前に入力され次座標と、所期の新たな座標値との差の
みを指定させる之めに使用される。

この場合、ＣＰＵが供給するデルタ、すなわち、オフセ
ットは、１つ又は複数のレジスタにロードされる前に、
先にロードされていた座標に加えられる。必要な加算に
ついて最前に入力され次座標（ｖｅｒｔｅｘ　　（１ｎ
ｄｅｘ　−１）　ｍａｄ　４　）　を指示する九めに２
ピツトの指標が使用されるが、これは、指標指示ローデ
ィングの場合と同様に、どのレジスタをロードしなけれ
ばならないかをさらに指示する。

最終的な結果として、ＣＰＵは、支援するどの方法で座
標レジスタをロードすべきかを、自由に選択することが
できる。動作−四辺形描出又はＢＬＩＴのいずれか一方
一が（座標が既にロードされた後で）実際に要求される
と、４つの頂点の現在状態は、それらがいかにして獲得
され念かに関係なく、直接利用される。これは、ＣＰＵ
に最大限のフレキシビリティを与える。

第１図は、本発明を利用することができる図形サブシス
テムの概観図である。バスインタフェース論理１１はア
ドレスバスと、データバスと、制御バスとを介して中央
処理装置（図示せず）に接続されている。図形サブシス
テムの機能構成要素は、データ経路／メモリインタフェ
ース１３と、座標ステージング部１５と、座標順序付は
部１Ｔと、機能アドレッシングブロック１９と、マスク
発生ブロック２１と、線形アドレス発生器２３である。

データ経路／メモリインタフェース１３は、ＣＲＴなど
のビデオ表示装置に表示されるべき図形情報を記憶する
メモリである７レームパツフア（図示せず）を更新する
。す々わち、フレームノくツファにロードされたデータ
はビデオ回路によりアクセスされ、ビデオ回路は、その
データを、ビデオ表示装置の個々の画素をオン／オフす
る適切な電気的信号に変換する。バスインタフェース論
理から供給されたデータは、座標ステージング部１５と
、座標順序付は部１Ｔと、機能アドレッシングブロック
１９とにより実行される処理に基づいて、マスク発生ブ
ロック２１及び線形アドレス発生器２３により変更され
る。機能アドレッシングブロック１９は、特定の図形対
象物をそれらが表示されるべきクリップウィンドウに当
てはめるために必要なりリッピングの一部をさらに実行
し、その後、信号をマスク発生ブロック２１へ転送する
。

マスク発生ブロック２１は、情報を、走査線ごとに可視
対象物の始まシから終わりまで並べ、データ経路／メモ
リインタフェース１３をアドレスするために使用される
１６画素部分として配列する。

マスク発生信号は線形アドレス発生器２３にも供給され
るが、この線形アドレス発生器２３は、マスク発生ブロ
ック２１により提供され之アドレスを、出力表示装置へ
の転送の之めに、フレームバッファを線形アドレッシン
グする信号に変換する。データ経路／メモリインタフェ
ース１３の一実施例は、１９８８年　月　日出願の同時
係属出願−出願番号　　　　　　　　　　　及び−に見
られる。座標順序付は部１Ｔの一実施例は　日　　日出
願の同時係属出願−出願番号　　　　　−に見られ、ま
念、機能アドレッシングブロック１９の一実施例は　月
　日出願の同時係属出願−出願番号　　　　　及び−に
記載されている。線形アドレ ス発生器２３の一実施例は、　月　日出願の同時係属出
願−出願番号　　　　　　−に記載されている。本発明
は、座標ステージング部１５にあって、以下に第２図か
ら第１４図を参照して詳細に説明するように、図形サブ
システムが任意の四辺形のクリッピングを伴なう描出と
、クリッピングを伴なうブロック画像転送（１３ＬＩＴ
）とを実行することを可能にする制御信号の性質を有す
る情報を発生するためのいくつかの動作を入力に基づい
て実行する回路に関する。従って、本発明は、座標ステ
ージング部１５の中の特定の回路を指向している。

ビデオ表示すブシステムを構成する上記の機能ブロック
を適正に動作させるために必要な様々なタイミング信号
及び制御信号をどのようにして実現するかは当業者には
良く矧られているので、ここでは、本発明を正しく理解
する上で必要であると思われる箇所を除いて、その説明
を省略する。

次に、第２図に関して説明する。第２図には、座標ステ
ージング部１５の概観ブロック線図が示されている。座
標ステージング部１５は加算器３１と、ローディング制
御状態機械３３と、マルチプレクサ３５と、ＸＹ座標レ
ジスタ３７と、クリップ座標レジスタ３９と、ラス／−
オフセットレジスタ４１と、指標論理４３と、試験ウィ
ンドウ制御論理４５と、比較論理／結果記憶装置４Ｔと
、比較制御状態機械４９と、状態発生論理５１とを含む
。

本発明の特性を述べる前に、本発明が実現される態様の
理解を助ける之めに、対象物がどのようにして表示され
るかを以下に簡単に説明する。

ＸとＹの複数対の頂点はビデオ表示用座標を表わす。通
常の表示装置の場合、ＸはＯ〜１１５１の範囲にあり、
Ｙはθ〜８９９の範囲にある。各Ｘ座標と、各Ｙ座標は
別個の３２ピツトレジスタに記憶されるか、又は１対の
１６ビツトレジスタに記憶される。最大スクリーン座標
（すなわち、６５５３５まで、言いかえれば、−３２７
６８から＋３２７６７まで）を記憶するには１６ビツト
のほうが適しているが、図形用ソフトウェアに最も広く
利用されているデータの型は３２ビツトであシ、ビデオ
表示装置の範囲をはるかに越える実生活上の対象物の大
半を処理するのに十分大きい範囲がこの３２ビツトによ
り得られるので、３２ビツトの情報が記憶される。

四辺形の対象物は４対の頂点（ｘｏｌ　ｙｏ　）　＋　
　（ＸＩ　ｒ　Ｙｌ　）　ｒ　（Ｘ２　ｒ　Ｙｌ　）及
び（Ｘ３．Ｙ３）の組合せとして表わされる。対象物が
点であれば、４対の頂点は全て同じであシ、従って、３
点が先の１点の繰返しとなる。対象物が線である場合は
、４対の頂点のうち２対（又は４対の頂点のうち３対）
は繰返される。対象物が三角形である場合には、４対の
うち１対の頂点が繰返される。対象物が四辺形であれば
、４対は全て異なる。対象物（すなわち、点、線、三角
形又は四角形）は、その対象物を完全に規定するために
必要な最小の数の反復しない頂点、すなわち、点の場合
は１対、＃Ｉの場合は２対、三角形の場合は３対、四辺
形の場合は４対、そして、矩形の場合は２対（対向する
角）の頂点を使用して規定されるのが最も効率的でおる
。

ブロック画像転送（ＢＬＩＴ）動作を実行すべきとき、
４つのＸ／Ｙレジスタは次のような翻訳内容を有し、そ
れに従ってロードされる。

ＸＯ−ソースブロックの左上角のＸ座標ＹＯ−ソースブ
ロックの左上角のＹ座標Ｘ１−ソースブロックの右下角
のＸ座標Ｙ１−ソースブロックの右下角のＹ座標Ｘ２−
宛先ブロックの左上角のＸ座標 Ｙ２−宛先ブロックの左上角のＹ座標 Ｘ３−宛先ブロックの右下角のＸ座標 Ｙ３−宛先ブロックの右下角のＹ座標 ＣＲＴなどの表示装置に表示されるべき画像は、フレー
ムバッファとして昶られているランダムアクセスメモリ
（ＲＡＭ）の１つ又は２つ以上のプレーンに記憶された
個々の画素として形成されている。尚、カラーシステム
の場合、プレーンの数は、通常、８つである。フレーム
バッファに記憶されたデータは、１対の座標Ｘ及びＹに
よりアドレスされる。１対のＸとＹは全てのプレーンに
おいて特定の１つの画素を識別し、その場合、Ｘは行。

Ｙは列である。１つの画素は各プレーンから取出された
単一のビットによって規定される。このように、８つの
プレーンを利用する場合、表示されるそれぞれの画素は
７レームバツ７アの８つのビットにより規定される。こ
のように、１つの画素の１つのビットを使用して、その
画素がオンであるか、オフであるかを指定すると共に、
残る７つのビットで画素の色を指定するか、あるいは、
８つのビット全てを使用して色を指定し、色の１つが表
示装置の背景色と同じであって、それにより、画素をオ
フすることが可能である。本発明は、主に、状態発生論
理５１を実現することにある。この点に関して、第２図
に示すその他の機能ブロックと関連させ表から、それら
のブロックの構成と動作を、本発明を正しく理解する上
で必要な程度に限って詳細に説明する。

加算器３１とＭＵＸ　３５ 加算器３１は１６ピツト又は３２ビツトの２の補数２進
加算器であって、２つの入力、すなわち、バスインタフ
ェース論理１１から得られ、ＣＰＵからの入力データを
表わすＤａｔａＩｎと、ラスターオフセットレジスタ４
γ、Ｘ／Ｙ座標レジスタ３７及びクリップ座標レジスタ
３９からそれぞれ得られる１組の入力の中の１つを選択
するマルチプレクサであるＭＵＸ３５からの入力とを有
する。ＭＵＸ３５からの入力は、後述するように、ロー
ディング制御状態機械３３により発生される信号によっ
て選択される。

次に、第３図を参照して、加算器３１及びマルチプレク
サ３５を詳縄に説明する。第３図では、加算器３１は１
６ビツト加算器として示されている。この点に関しては
、好ましい実施例では、本発明が実現される集積回路上
のスペースを節約するために、ＤａｔａＩｎが３２ビツ
トであることと、本発明で利用するパイプラインのタイ
ミング要件が２ステツプ加算により満たされることを理
由として、３２ビツト加算器を使用することも可能であ
ろうが、以下の説明の中では、１６ビツト加算器を使用
するものとする。３２ピツト加算器を利用する場合の相
違点は当業者には明白であるので、ここでは説明しない
。

マルチプレクサ３５は、実際には、１対のマルテプレク
？３５ａ及び３５ｂと、ＤａｔａＩｎの上位と下位の１
６ピツトを入力する次めに使用される第３のマルチグレ
クｆ３８である。マルチプレクサ３５ａ　及び３５ｂは
、７つの３２ビツト入力端子から、上位と下位の１６ピ
ツトをそれぞれ受信する。入力の内訳は、ラスターオフ
セットレジスタ４１からの１６ビツト入力（符号で３２
ビツトに拡張）１つと、Ｘ／Ｙ座標レジスタ３γからの
３２ビツト入力４つと、クリップ座標レジスタ３９から
の１６ビツト入力（符号で３２ビツトに拡張）２つとで
ある。マルチプレクサ３５ａ及び３５ｂの出力は組合さ
れて、信号ＤａｔａＯｕｔ　（これらのレジスタ値のＣ
ＰＵに対する読取シアクセスを実行させる信号）を形成
すると共に、Ｘ、、−Ｘ、　又はＹ０〜Ｙ３からの上位
ビットがアクセスされているときは、必ず、マルチプレ
クサ３５ｍの出力を通過させる第４のマルチプレクサ４
０にも入力される。マルチプレクサ４０は、その他の場
合には、マルチプレクサ３５ｂの出力を選択する。マル
テブレク？４０の出力は論理ゲート４２の一方の入力端
子に入力され、論理ゲート４２はマルチプレクサ４０の
１６ビツト出力か、又は１６ピツト分のゼロを通過させ
る。詳細にいえば、ＤａｔａＩｎのビットがラスターオ
フセットレジスタ４７．Ｘ／Ｙｍ標レジスし３７又はク
リップ座標レジスタ３９の中のレジスタを直接ロードす
る（絶対ロード）ためにマルチプレクサ３６により供給
されるたびに、論理ゲート４２はゼロを送夛出す。第３
図にさらに示されている論理回路４４及び４６は、次の
ような機能を実行する。下位１６ピツトの加算が進行中
であるとき、ＡＮＤゲート４４はその出力をローにさせ
て、加算器３１に対してｒＯＪのキャリインを実行させ
る。この加算の中ヤリアクトは７リツプ７０ツブ４６に
セーブされる。上位１６ピツトの加算中、クリップ７０
ツブ４６の出力はＡＮＤゲート４４を介して加算器３１
のキャリインに供給される。この組合せにより、単一サ
イクルの３２ピツト加算と同等の２サイクル３２ピツト
加算が実行されることになる。

加算器３１．ラスターオフセットレジスタ４１゜Ｘ／Ｙ
座標レジスタ３７．クリップ座標レジスタ３９、試験ウ
ィンドウ制御論理４５及び比較論理／結果記憶装置４９
の動作は、ローディング制御状態機械３３と、比較論理
状態機械４９とにより協調されて、上記の機能ブロック
は、データがパイプラインに沿って流れるように動作す
る。従って、ローディング制御状態機械３３及び比較論
理状態機械４９から出ている制御線の全てが示されてい
るわけではないが、その詳細は、以下のローディング制
御状態機械３３及び比較論理状態機械４９の説明から、
当業者には容易に明らかになるであろう。

第４図に関して説明すると、Ｘ／Ｙ座標レジスタ３Ｔは
、描出すべき対象物の（ＸＯ＋　ＹＱ　）〜（Ｘｓ、Ｙ
ｓ）頂点を記憶する一連の１６ビツトレジスタである。

１つの１６ビツトレジスタは各Ｘ座標の上位１６ビツト
を記憶するために使用され、別の１６ビツトレジスタは
各Ｘ座標の下位１６ビツトを記憶するために使用される
。同様に、別の１６ビツーＥレジスタは各Ｙ座標の上位
１６ビツトを保持し、別の１６ビツトレジスタは各Ｙ座
標の下位１６ビツトを保持する。これらのレジスタは、
第４図には、Ｘｏ座標の下位１６ビツトを表わすＸＯＬ
及びＸ、座標の上位１６ビツトを表わすＸＯＵとして示
されてｂる。また、レジスタＸＩＬ−Ｘ３Ｌ及びＸＩＵ
−Ｘ３ＵはＸ１〜Ｘ３座標の下位１６ビツトと、上位１
６ビツトとをそれぞれ表わす。同様に、レジスタＹＱＬ
−Ｙ３Ｌ及びＹＯＵ　＃Ｙ３Ｕは対象物のＹｏ−Ｙ３座
標の下位１６ビツトと、上位１６ビツトとをそれぞれ記
憶する。ｘｏ、ｙ。

というときは、対応する対のレジスタ、すなわち、ＸＯ
Ｕ、　ＸＯＬ及びＹＯＵ、　ＹＯＬ　に記憶されている
３２ビツト値を指す。

各対のレジスタ（ＸＯＬ、ＹＯＬ）〜（Ｘ３Ｌ、Ｙ３Ｌ
　）は、対応するＸレジスタ又はＹレジスタのいずれか
を選択する念めに使用される１対のマルチプレクサに結
合される。たとえば、レジスタＸＯＬ及びＹＯＬはマル
チプレクサ６１ａ及び６１ｂに結合されている。ローデ
ィング制御状態機械３３は、Ｘ座標が作用を受けるべき
か又はＹ座標が作用を受けるべきかに応じてレジスタＸ
ＯＬからのへ刀又にレジスタＹＯＬからの入力をマルチ
プレクサ６１ｍに選択させる信号を発生する。マルチプ
レクサ６２ａ及び６２ｂ　〜６ｔａ及び６４ｂは、各対
のレジスタ（ＸＩＬ、ＹＩＬ）〜（Ｘ３Ｌ、Ｙ３Ｌ）か
らのデータに対して、それぞれ同じように動作する。マ
ルチプレクサ６１ａ〜６４ａの出力はマルチプレクサ３
５ｂ　に送られ、マルチプレクサ６１ｂ〜６４ｂの出力
は比較論理／結果記憶装置４７に送られる。

全てＯ全て１どラベル付けされているブロック６７．８
９．７１及び７３は、それぞれ、対応する対のＸ、Ｙ座
標の上位１８ビツトを全てゼロ状態又は全て１状態に関
して検査する論理回路である。それらのビットのうち１
６ビツトはレジスタ（ＸＯＵ、ＹＯＵ）〜（Ｘ３Ｕ、　
Ｙ３Ｕ）から得られ、１７番目と１８番目のビットは、
グループ（ｘＯＬ、ＹＯＬ−Ｘ３Ｌ、Ｙ３Ｌ）の中の対
応するレジスタから得た上位２ビツトである。第４図で
は、図を不必要に複雑にしないために、１７番目と１８
番目のビット入力を図示していない。複数対のレジスタ
（ＸＯＵ、ＹＯＵ）〜　（Ｘ３Ｕ、Ｙ３Ｕ）の出力は、
対をなすマルチプレクサ６１ａ、６１ｂ〜６４ａ。

６４ｂと同様にしてＸ座標又はＹ座標のいずれかを選択
するマルチプレクサ７５〜７８にそれぞれ入力される。

マルチプレクサ７５〜７８の出力はマルチプレクサ３５
ａへ送られる。論理ブロック６７〜Ｔ３からそれぞれ出
力される４つのビットのうち１つは、それに対応するレ
ジスタの上位１８ビツトが全てゼロ又は全てｌであれば
、それぞれ、「１」であるが、その他の場合には、４つ
のビットは皆ゼロである。ブロック７６７−７３　から
の４つの４ピツト出力は状態発生論理５１に入力される
。

第５図に示すように、クリップ座標レジスタは４つのレ
ジスタＸＣ１ＸＣ１１ｐ、　ＸＣ１ＸＣ１１ｐ、　ＹＣ
ＩｉｐＭｉｎ、　ＹＣｌｉｐＭａｘと、マルチプレクサ
８１ａ。

８１ｂ、８３ａ及び８３ｂとから構成される。同じ名前
をもつ上記のレジスタに記憶される値ＸＣ１ＸＣ１１ｐ
、　ＸＣ１ＸＣ１１ｐ、　ＹＣｌｌｐＭｉｎ、ＹＣ１１
ｐＭａｘは、現在活動中のウィンドウの左右上下をそれ
ぞれ規定する。これらの値はＣＰＵによ多発生されて、
加算器３１に入力される。加算器３１はこれらの値にＯ
を加算し、前述のように、レジスタＸＣ１ＸＣ１１ｐ　
、　ＸＣ１ＸＣ１１ｐ、　ＹＣｌｉｐＭｉｎ及びｙｃｌ
ｉｐＭａｘにロードする。マルチプレクサ８１ａ及ヒ８
３ａと、マルチプレクサ８１ｂ　及び８３ｂ　　とは、
組になって、ローディング制御状態機械３３及び比較制
御状態機械４９によりそれぞれ発生される制御信号に従
って、ＸＣ１ＸＣ１１ｐとＸＣ１ＸＣ１１ｐ又はＹＣｌ
ｉｐＭｉｎとＹＣ１１ｐＭａｘを選択する。マルチプレ
クサＪ１１ａ及び８３ａ　　からの値はマルチプレクサ
３５へ送られ、マルチプレクサ８１ｂ　及び８３ｂから
の値は比較論理／結果記憶装置４７及び試験ウィンドウ
制御論理４５へ送られる。

第６図に示すように、ラスターオフセットレジスタ４１
は２つのレジスタＸＲａ５Ｏｆｆ　、　ＹＲａｔｔＯｆ
ｆと、マルチプレクサ５３とから構成される。

同じ名前をもつ上記のレジスタに記憶される値ＸＲａ５
Ｏｆｆ及びＹＲａｓＯｆｆは、Ｘ／Ｙ座標レジスタ３γ
において４組のＸ、Ｙ座標のそれぞれに記憶される前に
ＤａｔａＩｎに（必要に応じて）加えられるべきＸオフ
セット及びＹオフセットをそれぞれ規定する。これらの
値はＣＰＵにより発生されて、ＸＲａ５Ｏｆｆ及びＹＲ
ａｓＯｆｆ　　に記憶される。

マルチプレクサ５３は、ローディング制御状態機械３３
により発生される制御信号に従って、ＸＲａ５ｏｆ　ｆ
又はＹＲａｓＯｆｆを選択する。マルチプレクサ５３に
より選択され念仏はマルチプレクサ３５へ送られる。

試験ウィンドウ制御論理４５ 次に、第７図を参照して、試験ウィンドウ制御論理４５
を説明する。ＣＰＵは、現在活動中のクリッピングウィ
ンドウから所定の距離だけ、すなわち、所定の画素数だ
け上下（ｔｅｓｔＹＶａｌの場合）、左右（ｔｅｓｔＸ
Ｖａｌの場合）にオフセットし念仏ｔｏ　ｓ　ｔＸＶａ
　１及びｔ　ｅ　ｓ　ｔ　’ｆＶａ　１を発生する。

すなわち、表示装置の所定の１つのウィンドウに対して
、実際のクリップウィンドウを包囲する試験ウィンドウ
を規定するΔＸと、ΔＹとが存在する。この試験ウィン
ドウは、クリッピングウィンドウの外側にある対象物又
は対象物の一部の場所を計算するためにハードウェアを
所用する必要を、それを不要にすることが有利である場
合ごとに、なくすことを目的としている。試験ウィンド
ウの利用に関する詳細は、同時係属出願−出願番号釦記
載されている。

４ビツトの値ｔｅｓｔＸＶａｌ及びＬｅｓｔＹＶａｌは
４ビツトレジスタｔｅｓｔＸ及びｔｅｓｔＹにそれぞれ
記憶される。マルチプレクサ９１は、ローディング制御
状態機械３３によ多発生される信号ＭＵＸＥｎａｂｌｅ
による決定に従ってＸ座標が作用を受けているか又はＹ
座標が作用を受けているかに応じて、レジスタｔｅｓｔ
Ｘの値又はレジスタｔｅｓｔＹの値のいずれか一方を選
択する。マルチプレクサ９１の出力は減分器９３と、増
分器９５とに入力される。減分器９３は、この場合も、
同様Ｋ、ローディング制御状態機械３３によ多発生され
る信号ＭＵＸ　ｇｎａｂｌｅによる決定に従ってＸ座標
が作用を受けているか又はＹ座標が作用されているかに
応じて、値ＸＣ１ＸＣ１１ｐ又はＹＣｌｌｐＭｉｎを第
２の入力として受取り、増分器９５は値ｘｃｉ　ｉｐＭ
ａｘ又はＹＣＩ　ＬｐＭａｘ　を第２の入力として受取
る。減分器９３及び増分器９５により発生された出力は
、それぞれ、ＸＴｅ　ｓ　ｔＭｉ　ｎ　、　ＹＴｅ　ｓ
　ｔＭｉ　ｎ及びＸＴｅｓｔＭａｘ、　ＹＴｅｓｔＭａ
ｘ　　と呼ばれる。減分器９１は、ＸＣＩ　ｉ　ｐＭｉ
　ｎと、　ＹＣｌｉｐＭｉｎから、２の（ｔｅｓｔＸ−
１）乗と、２の（ｔｅｓｔＹ−１）乗に等しい値をそれ
ぞれ減じることにより、値ＸＴｓａｔＭｉｎ及びＹＴｅ
ｓｔＭｉｎ　を生成する。同様に、増分器９３は、ＸＣ
１ＸＣ１１ｐと、ＹＣｌｌｐＭａｘに、２の（ｔｅｓｔ
Ｘ−１）乗と、２の（ｔｅａｔＹ−１）乗（スナワチ、
２（ｔｅｓｔＸ−１）　ト、　２（ｔｅｓｔＹ−１）　
Ｋ等しい値をそれぞれ加えることＫよシ、値ＸＴｅｓｔ
Ｍａｘ及びＹＴｅａｔＭａｘを生成する。

ローディング制御状態機械３３は制御信号■■Ｅｎａｂ
ｌｅ、　　Ｉｎｄｅｘ及びＲｅｇｉｓｔｅｒ　Ｅｎａｂ
ｌｅを発生する。ＭＵＸ　　Ｅｎａｂｌｅは一連の制御
信号でアシ、その１つは、ラスターオフセットレジスタ
４１、Ｘ／Ｙ座標レジスタ３７及びクリップ座標レジス
タ３９に含まれる様々なマルチプレクサにそれぞれ対応
するＸ入力又はＹ入力を選択させ、ま九、第２の制御信
号は、マルチプレクサ３５に、ラスターオフセットレジ
スタ４１からの入力、Ｘ／Ｙ座標レジスタ３７からの入
力又はクリップ座標レジスタ３９からの入力のいずれか
を選択させる。Ｉｎｄｅｘは、指標論理４３に含まれる
指標レジスタを、０．１及び２の値に対してはそれぞれ
１だけ増分させ、値が３である場合にはゼロにリセット
させる（モジューロ４）単一の制御信号である。Ｒｅｇ
ｉｓｔｅｒ　Ｅｎａｂｌｅは、ラスターオフセットレジ
スタ４１．Ｘ／Ｙ座標レジスタ３Ｔ及びクリップ座標レ
ジスタ３９に含まれるレジスタのそれぞれについて１つ
ずつの一連の制御信号であって、各レジスタに、加算器
３１からの出力線にある１６ビツト値をロードさせるこ
とができる。

次に、本発明の構成の詳細を明白に示しているものと思
われる１例を挙げて、ローディング制御状態機械３３及
び指標論理４３の動作を説明する。

前述のように、描出すべき画像は、４対の頂点（Ｘｏ　
、ｙｏ　）　〜（Ｘｓ　、　Ｙ３）を有する１つ又は複
数の対象物から構成されているものとして規定される。

対象物は点、線、三角形、矩形又は四辺形である。点の
場合、４対の頂点は音間じであシ、線の場合には、他と
具なる頂点は２対しかない。四辺形は４つの異なる頂点
を有する。矩形は四辺形の特殊なケースであって、２つ
の他と異なるＸ座標と、２つの他と異なるＹ座標のみが
存在する（対角線上で互いに対向する角を規定する１対
の頂点により矩形を規定することができる）。三角形の
場合には、他と異なる頂点は３対のみである。

指標値は、規定すべき対象物の種類に基づいてどのレジ
スタをイネーブルすべきかを指定する。

適正な動作を得る之めに、Ｙ値はＸ値に先行する。

矩形の場合を除いて、Ｘ値が適切なレジスタにロードさ
れた後、指標レジスタは増分される。矩形の場合には、
指標レジスタはＸ値とＹ値の双方の後に増分される。こ
の点に関連して、以下の表は、対象物の種類ごとに、指
標レジスタのそれぞれの値に対してイネーブルされるＸ
レジスタを挙げている。表には示されていないが、イネ
ーブルされるＹレジスタはイネーブルされるＸレジスタ
に対応するものと考えられる。

第１表 ロード時の指標値 点Ｘ０１ｘＩ、Ｘ２．Ｘ３ 線　　Ｘ０１Ｘ１．Ｘ２ 四辺形　ＸＯ 三角形ＸＯ，ＸＩ ＸＩ、Ｘ２．Ｘ３．ＸＯＸ２．Ｘ３．ＸＯ，Ｘｉ　　Ｘ
３．ＸＯ，ＸＩ、Ｘ２ＸＩ　、ｘ２　、Ｘ３　　　Ｘ２
　、Ｘ３　、ＸＯＸ３　、ＸＯ、ＸｌＸ１　　　　　　
　　Ｘ２　　　　　　　　　Ｘ３ＸＩ、Ｘ２　　　　Ｘ
２．Ｘ３　　　　　　Ｘ３．ＸＯ第１表に見られる重要
な点は、指標レジスタにより指示された座標が常に書込
まれることである。

書込みの種類（点、線、三角形など）は、同様に書込ま
れる後続レジスタの数（モジューロ４）を示す。たとえ
ば、線Ｘ書込みを受信したときの指標が２である場合、
３つのレジスタ、すなわち、Ｘ２と、（Ｘ２＋１）　　
モジューロ４及び（Ｘ２＋２）モジューロ４、つ！！シ
、Ｘ２．Ｘ３及びＸＯが書込まれる。Ｙへの四辺形書込
みはＹ２にのみ影響すると考えられる。

下記の例１〜３は、１つの対象物を規定する際の指標レ
ジスタの役割を説明するものである。例の各行は所期の
書込み動作と、座標゛レジスタのローディングを管理す
るためにローディング制御状態機械により利用される指
標レジスタ値と、書込み後に座標レジスタに記憶される
値と、書込みサイクル終了後の指標値とを示す。書込み
指令の簡略呼び名は、点書込みを示すＰｎｔＸ又は　Ｐ
　ｎ　ｔＹ　＋線書込みを示すＬｉｎｅＸ又はＬｉｎｅ
Ｙ　、三角形書込みを示すＴｒｉＸ及びＴｒｉＹ、四辺
形書込みを示すＱｕａｄＸ及びＱｕａｄＹ　、並びに矩
形書込み動作の場合のＲｅｃｔＸ及びＲｅｃｔＹである
。それぞれの書込み指令により指定される実際の書込み
動作は、後述するように、現実には、マルチクロックサ
イクル動作である。下記の例を通して、指令の実行時間
は無関係である。

下記の例をどのように屏釈すべきかを明確にする手段と
して、第１の例を説明する。その説明から、第２及び第
３の例の意味も容易に明らかになるはずである。

ＰｎｔＹ（６）指令が受信された時点で、全ての座標レ
ジスタは値ｒＯＪを記憶しておシ、指標は「１」に等し
い。ｐｎｔｙ（６）指令は、値６の点をＹ座標レジスタ
にロードすべきであることを指示する。

指標は１であるので、第１表によれば、入力値（６）は
Ｙｌ　、Ｙ２　、Ｙ３及びＹＯに記憶されるべきである
。次の指令ｐｎｔｘ（３）が受信されると、点３をＸｉ
　、Ｘ２　、Ｘ３及びｘｏにロードすることが指示され
る。全ての指標指示Ｘ座標書込みの終了後の場合と同様
に、書込みサイクルの終了時に指標は増分される（モジ
ューロ４）。次の書込み指令はＬｉ１ｅＹ（９）である
。このロードに対する指標は２でちゃ、第１表に従って
、Ｙ２　、Ｙ３及びＹＯに９がロードされる。この例の
最後の書込み指令はＬｉｎｅＸ（７）である。第１表に
従って、Ｘ２．Ｘ３及びｘｏに７がロードされ、その後
、指標レジスタは再度増分される。座標レジスタの最終
状態は２つの他とは異なる頂点（（７，９）にある頂点
３つと、（３，６）にある頂点１つ）を識別する。幾何
学的にいえば、これは、所期の通り、（７，９）及び（
３，６）を終端点とする１本の線である。

第１の例　線（３，６）（７，９）の指定ＰｎｔＹ（６
）書込み０ ＰｎｔＸ（３）書込み３ ＬｉｎｅＹ（９）書込み３ ＬｌｎｅＸ（７）書込み７ ｏｏｏｏｏｏｏｏｔ　　　　ｏｉ 第２の例　三角形（１，５）（９，３）（４，６）の指
定 ＴｒｉＹ（５）書込み７ ＴｒｉＸ（１）書込みＩ ＴｒｉＹ（３）書込みＩ ＴｒｉＸ（９）書込み９ ＴｒｉＹ（６）？込み９ ＴｒｉＸ（４）書込み９ 第３の例　矩形（０，７）（８，７）（８，１）（０，
１）の指定 ＲｅｃｔＹ（１）書込み９ ＲｅｃｔＸ（０）書込み０ ＲｅｃｔＹ（７）書込み０ ａｅｃｔｘ（８）書込み０ 第１の例においては、第１の座標が受取られるときの指
標レジスタは任意に１となっているが、指標論理４３に
あ・る指標レジスタは、ＣＰＵからの命令があった場合
にＤａｔａＩｎに現われている値に基づいて初期設定さ
れれば良い。（ただし、本発明は、ローディングシーケ
ンスが開始されるときの指標レジスタの初期値とは全く
無関係に、適正に動作する。）また、この例では、ＸＲ
ａ５ＯｆｆとＹＲａｓＯｆｆ　は、この回路の動作をあ
いまいにしないようＫ、値Ｏを記憶するものと仮定して
いる。

ローディング制御状態機械３３は、比較制御状態機械４
９と関連して、上述の様々なレジスタをロードする他に
比較論理／結果記憶装置４７及び状態発生論理５１の適
正な動作に必要なレジスタ及びそれに対応するマルチプ
レクサの選択を制御するパイプライン方式を制御する。

さらに、本発明のラスターオフセット能力を利用しない
ことが望まれる場合には、比較論理／結果記憶装置４７
により実行される比較を実行する前に、Ｘ座標しジスタ
及びＹ座標レジスタへのデータ記憶のための入力データ
へのＯの加算を強制的に実行する必要がある。

この点に関連して、ローディング制御状態機械３３と、
比較制御状態機械４９とにより発生されるＭＵＸ　Ｅｎ
ａｂｌｅ制御信号及びＲｅｇｉｓｔｅｒＥＨａｂｌｅ　
制御信号を、第９図に示すタイミングシーケンステーブ
ルと、入力されるＹ座標ごとに座標ステージング部１５
によυ実行される処理の屓序を示す以下のリストとから
確認することもできる。

１、ＤａｔａＩｎのＹ座標を受信 ２、受信したＹ座標の下位１６ビツトを、ａ）　　ＹＲ
ａｓＯｆｆ　（下位１６ビツト）又はｂ）　（１ｎｄｅ
ｘ−１）　　により指示されるＹＯＬ−Ｙ３Ｌの下位１
６ビツト 又はｃ）　０ に追加 ３、受信したＹ座標の上位１６ビツトを、ａ）　ＹＲａ
ｓＯｆｆ　（符号拡張上位１６ビツト）又はｂ）　　（
１ｎｄｅｘ−１）により指示されるＹＯＨ＃Ｙ３Ｈの上
位１６ビツト 又はｃ）　　０ に追加且つステップ２の結果をその他のＹ座標と比較 ４、ステップ２の結果をＹＣＩ　ｌｐＭｉｎ　、　ＹＴ
ｅｓｔＭｉｎ。

ＹＣｌｉｐＭａｘ及びＹＴｅｓｔＭａｘと比較且つステ
ップ２及び３の結果の上位１８ピツトを全て１及び全て
Ｏの状態に関して検査 上記のステップ２及びステップ３において、選択肢ａ）
　、　ｂ）又はぐ）は次のように選定される。

指標で示されたレジスタへの非相対的書込み（ＰＮＴ、
　ＬＩＮＩｉ：、　ＴＲＩ、　ＱＵＡＤ、　ＲＩｌｍＣ
Ｔ）の場合、選択肢ａ）が選択される。指標で示された
レジスタへの相対的書込み（ＲＥＬＰＮＴ、ＲＥＬＬＩ
ＮＥ。

ＲＩＬＴＲＩ、ＲＥＬＱＵＡＤ、ＲＥＬＲＥＣＴ）の場
合は、選択肢ｂ）が選択される。他の全ての書込みでは
選択肢Ｃ）を選択する。Ｘ座標のローディングは同じ流
れに従う。

以上説明した制約と定義に留意し、ま之、指標論理４３
における指標レジスタ値が「０１」であシ且つ第４図を
参照して先に説明したようなレジスタ（ｘｏ、ｙｏ）〜
　（Ｘ３．Ｙ３）　　は全て０であると仮定すると、第
１の例と同様に終端点のＸ。

Ｙ座標が（３，６）（７，９）である１本の線を規定ス
るようにレジスタをロードする之めに、以下に示すシー
ケンスに従って事象は起こる。

クロックサイクルＯで、ｐｎｔＹ（６）書込み指令はＤ
ａｔａＩｎに値６を乗せ、ローディング制御状態機械３
へのレジスタアドレス入力が、入力データは１つのＹ点
であることを示す値を含むようにする。クロックサイク
ル１（第３図を参照）で、マルチプレクサ３６は、Ｄａ
ｔａＩｎ　　の下位１６ビツトを選択せよとの命令を受
取シ、マルチプレクサ３５（すなわち、マルチプレクサ
３５ａと３５ｂ）及び４０と、論理ゲート４２とは、Ｙ
ＲａｇＯｆｆの下位１６ビツトを通過させよとの命令を
受取る。

このように、クロックサイクル１０間に、加算器３１は
マルチプレクサ３６の出力と論理ゲート４２の出力とを
加算し、その結果を出力端子から発生する。クロックサ
イクル１の終了時に、レジスタＹＯＬ−Ｙ３Ｌはイネー
ブルされ、加算器３１からの値、すなわち、ＤａｔａＩ
ｎにあった値６の下位ビットを表わす６がロードされる
。クロックサイクル２では、マルチプレクサ３６はＤａ
ｔａＩｎの上位１６ビツトヲ選択せよとの命令を受取υ
、マルチプレクサ３５及び４０と、論理ゲート４２とは
、ＹＲａｓＯｆｆの符号拡張上位１６ビツトを通過させ
よとの命令を受取る。このように、クロックサイクル２
の間に、加算器３１はマルチプレクサ３６の出力と論理
ゲート４２の出力とを加算し、その結果を出力端子から
発生する。クロックサイクル２の終了時に、レジスタＹ
ＯＨ−Ｙ３Ｈはイネーブルされ、加算器３１の出力端子
からの値がロードされる。サイクル３では、ｐｎｔｘ（
３）書込み指令はＤａｔａＩｎに値３を乗せ、ローディ
ング制御状態機械３３へのレジスタアドレス入力が、入
力データはＸ点であることを示す値を含むようにする。

また、クロックサイクル３では、マルチプレクサ３６は
ＤａｔａＩｎの下位１６ビツトを選択せよとの命令を受
取シ、マルチプレクサ３５及び４０と、論理ゲート４２
とはＸＲａ５Ｏｆｆの下位１６ビツトを通過させよとの
命令を受取る。クロックサイクル３の間に、加算器３１
はマルチプレクサ３６の出力と論理ゲート４２の出力と
を加算し、その結果を出力端子から発生する。クロック
サイクル３の終了時に、レジスタＸ０Ｌ−Ｘ３Ｌはイネ
ーブルされ、加算器３１からの値、すなわち％　Ｄａｔ
ａＩｎにあった値３の下位ビットを表わす３がロードさ
れる。クロックサイクル４で、マルチプレクサ３ＧはＤ
ａｔａＩｙｌの上位１６ビツトを選択せよとの命令を受
取シ、マルチプレクサ３５及び４０と、論理ゲート４２
とは、ＸＲａａＯｆｆの符号拡張上位１６ビツトを通過
させよとの命令を受取る。クロックサイクル４では、加
算器３１はマルチプレクサ３６の出力と論理ゲート４２
の出力とを加算し、その結果を出力端子から発生する。

クロックサイクル４の間にルジスタＸ０Ｈ−Ｘ３Ｈはイ
ネーブルされて加算器３１の出力端子からの値がロード
され、指標レジスタは増分される。クロックサイクル５
で、ＬｌｎｅＹ（９）書込み指令はＤａｔａＩｎに値９
を乗せ、ローディング制御状態機械３３へのレジスタア
ドレス入力が、入力データはＹ線であることを示す値を
含むようにする。

クロックサイクル５では、マルチプレクサ３６はＤａｔ
ａＩｒｌの下位１６ビツトを選択せよとの命令を受取り
、マルチプレクサ３５及び４０と、論理ゲート４２とは
、ＹＲａｓＯｆｆ　の下位１６ビツトを通過させよとの
命令を受取る。クロックサイクル５の間に、加算器３１
はマルチプレクサ３６の出力と論理ゲート４２の出力と
を加算し、その結果を出力端子から発生する。クロック
サイクル５の終了時に、レジスタＹ２Ｌ　、Ｙ３Ｌ及び
ＹＯＬはイネーブルされ、加算器３１からの値、すなわ
ち、ＤａｔａＩｎ　　にあった値９の下位ビットを表わ
す９がロードされる。クロックサイクル６では、マルチ
プレクサ３６はＤａｔａＩｎの上位１６ビツトを選択せ
よとの命令を受取シ、マルチプレクサ３５及び４０と、
論理ゲート４２とは、ＹＲａｓＯｆｆの符号拡張上位１
６ビツトを通過させよとの命令を受取る。クロックサイ
クル６で、加算器３１はマルチプレクサ３６の出力と論
理ゲート４２の出力とを加算し、その結果を出力端子か
ら発生する。クロックサイクル６の間に、レジスタＹ２
Ｈ。

Ｙ３Ｈ及びＹＯＨはイネーブルされ、加算器３１の出力
端子からの値がロードされる。クロックサイクル７では
、ＬｉｎｅＸ（７）書込み指令がＤａｔａＩＩＫ値°７
を乗せ、ローディング制御状態機械３３へのレジスタア
ドレス入力が、入力データはＸ線であることを示す線を
含むようにする。同様にして、最終的にはレジスタＸ２
Ｌ、Ｘ３Ｌ及びＸＯＬがイネーブルされて、値Ｔがロー
ドされ、その後、指標レジスタは、先に示し念通シ、２
から３に増分される。他の目的物に対するＸ／Ｙ座標レ
ジスタのローディングも、上述と同じパイプライン方式
に従う。三角形と、矩形の場合の例は先の第２の例と、
第３の例に挙げられている。四辺形の対象物も同じよう
にしてロードされる。

ラスターオフセットレジスタ４１とクリップ座標レジス
タ３９は、以上説明したようなＸ／Ｙ座標レジスタ３Ｔ
のは−ドと同様にしてロードされるが、論理ゲート４２
は加算サイクルごとにＯＫなるように命令される（すな
わち、絶対ローティング）。

本発明は、指標論理４３に含まれる指標レジスタを使用
することにより、対象物の複製を表示するのに効率良い
メカニズムを形成する相対アドレス指定をさらに実行す
る。相対アドレス指定は、次のような例を挙げて説明す
ると最もわかシやすい。三角形の３つの頂点は、　（Ｘ
Ｏ＋　Ｙｎ、）　ｌ　（Ｘｌ　＋Ｙ＋　）及び（Ｘ２．
Ｙ２）として規定されることができる。この対象物を表
示装置の様々に異なる場所に５０回複製するためには、
１５０対のｘ、Ｙ座標を記憶することが必要であろう。

相対アドレス指定を使用する場合、１つの頂点を原点（
ＸＯ。

Ｙｏ）として規定し、第２の頂点と、第３の頂点を先の
頂点からのオフセット、すなわち、ΔＸＯＩΔｙｏｔ　
　及びΔｘ２３．Δｙｚｓ　として規定する。対象物を
５０回複製するには、それら２対のオフセットと、複製
ごとの新たなｘｏ、ｙｏとを（すなわち、５０個の対象
物原点に２対のオフセットを加えたものを）記憶するだ
けで良い。

本発明によれば、これは、まず、Ｘ／Ｙ座標レジスタ３
７の中の複数対のレジスタのうち１対に、指標指示ロー
ディング形式（すなわち、ｐａｔｙ。

ＰｎｔＸ　）を利用して、原点座標対頂点を記憶すると
とＫより、実行可能である。続いて、指標レジスタの現
在値により指示される頂点に対して、２つのオフセット
頂点を記憶する。これは、レジスタローディングに先立
ってＤａｔａＩｎに追加されるべき（１ｎｄｅｘ　−１
）によυ指示される頂点を選択することによって実行さ
れる。（ｉｎｄｅｘ−１）により表わされる頂点は、書
込みの種類（ＰＮＴ。

ＬＩＮＥなど）にかかわらず、先の指標指示書込み時に
α−ドされ次ことが保証されているので、その頂点は、
相対オフセットを適用する元になる頂点である。

次に、第７図及び第８図を参照して、比較論理／結果記
憶装置４７を説明する。比較論理／結果記憶装置４７は
マルチプレクサ１０１，１０３，１０５゜１０７及び１
０９（第７図を参照）と、比較器１２１〜１２４．マル
チプレクサ１３１〜１４６及びレジスタ８１〜Ｒ４４（
第８図を参照）とから構成される。

レジスタ８１〜Ｒ４４は、第２表に示す通υ、比較器１
２１〜１２４の動作の結果を記憶する。

第２表 ＲＩ　　ＸＯ：ＸＣ１ＸＣ１１ｐ　　　　Ｒ２３ＹＯ：
ＹＣ１ｉｐＭｉｎＲ２ＸＯ：ＸＴｅｓｔＭｉｎ　　　　
１２４　　ＹＯ：ＹＴｅｓｔＭｉｎＲ６Ｘｌ：ＸＴｅｓ
ｔＭｉｎ Ｒ７ＸＩ　：ＸＣ１ｉｐＸＣ１ １ｐ　　Ｘｌ：ＸＴｅｓｔＭａｘ Ｒ９Ｘ２：ＸＣ１１ｐＭＸＣ １１ｐ　　Ｘ２：ＸＴｅｓｔＭｉｎ Ｒｌｌ　　Ｘ２：ＸＣ１１ｐＭＸＣ １１ｐ　　Ｘ２：ＸＴｅｓｔＭａＸ Ｒ１３Ｘ３：ＸＣ１１ｐＭＸＣ １１ｐ　　Ｘ３：ＸＴｅｓｔＭｉｎ Ｒ１５Ｘ３：ＸＣｌｉｐＭＸＣ １１ｐ　　Ｘ３：ＸＴｅｓｔＭａｘ Ｒ１７ＸＯ：Ｘｌ Ｒ１８ＸＯ：Ｘ２ Ｒ１９ＸＯ：Ｘ３ Ｒ２０Ｘｌ：Ｘ２ Ｒ２１Ｘｌ：Ｘ３ Ｒ２２Ｘ２：Ｘ３ Ｒ２８ＹＩ Ｒ２９ＹＩ Ｒ３０ＹＩ Ｒ３１Ｙ２ Ｒ３２Ｙ２ Ｒ３３Ｙ２ Ｒ３４Ｙ２ Ｒ３５Ｙ３ Ｒ３６Ｙ３ Ｒ３７Ｙ３ Ｒ３８Ｙ３ Ｒ３９ＹＯ Ｒ４０ＹＯ Ｒ４１ＹＯ Ｒ４２ＹＩ Ｒ４３ＹＩ Ｒ４４Ｙ２ ＹＴｅｓｔＭｉｎ ＹＣ１１ｐＭａｘ ＹＴｅ＋ｓｔＭａｘ ＹＣｌｌｐＭｉｎ ＹＴｅｓｔＭｉｎ ＹＣｌ　ｉ　ｐＭａｘ ＹＴｅｇｔＭａｘ ＹＣｌｉｐＭｉｎ ＹＴｅ　ｓ　ｔＭｉ　ｎ ＹＣｌｌｐＭａｘ ＹＴｅｓｔＭａｘ ＹＩ 第２表において、１ビツトの結果を記憶するＸＣ１ｉｐ
Ｍｉｎ／ＭａＸ、　ＹＣＩ　ｉｐＭｉｎ／　Ｍａｘ　、
　ＸＴｅ５　ｔＭｉｎ／Ｍａｘ及びＹＴｅｓｔＭｌｎ／
　Ｍａｘに関わる比較値を除いて、指示されたレジスタ
は２つの指示値の相互比較の２ビツトの結果を記憶する
。コロンの左側にある値がコロンの右側の値よシ大きい
場合、対応するレジスタに記憶される２進値は「１０」
である。また、コロンの左側にある値がコロンの右側の
値より小さい場合には、対応するレジスタに記憶される
２進値は「０１」である。

２つの値が等しい場合、対応するレジスタに記憶される
２進値は「００」である。ＸＣ１ＸＣ１１ｐ。

ＹＣｌｉｐＭｉｎ、ＸＴｅｓｔＭｉｎ及びＹＴｅｓｔＭ
ｉｎの場合、それと比較された座標値のほうが小さけれ
ば「１」が記憶されるが、そうでない場合には「Ｏ」が
記憶される。ＸＣ１ＸＣ１１ｐ　、　ＹＣｌｉｐＭａｘ
、　ＸＴｅｓｔＭａｘ及びＹＴｅ　ｓ　ｔＭａ：ｃの場
合には、それと比較した値のほうが大きければ「１」が
記憶され、そうで々い場合には「０」が記憶される。

マルチプレクサ１０１，１０３，１０５，１０７及び１
０９　に対する入力はＸ／Ｙ座標レジスタ３７、すなわ
ち、ＸＯＬ　、ＹＯＬ−Ｘ３Ｌ、Ｙ３Ｌと、クリップ座
標レジスタ３９、すなわち、ＸＣ１ＸＣ１１ｐ。

ＹＣｌｆｐＭｉｎ及びＸＣ１ＸＣ１１ｐ　、　ＹＣｌｉ
ｐＭａｘと、試験ウィンドウ制御論理４５、すなわち、
ＸＴｅｓｔＭｉｎ、　ＹＴｅｓｔＭｉｎ、　ＸＴｅｓｔ
Ｍａｘ及びＹＴｅ＋ｓｔＭａｘとから得られる。当然の
ことながら、ある１つの時点で、マルチプレクサ１（Ｎ
、１０３，１０５゜１０７及び１０９に対する入力は、
比較制御状態機械４９により発生されるＭＵＸ　Ｅｎａ
ｂｌｅ信号に基づいて、前述のようにＸ値又はＹ値のい
ずれか一方となる。

比較器１２１はマルチプレクサ１０１　の出力と、マル
チプレクサ１０９の出力とを比較する。同様に、比較器
１２２〜１２４は、それぞれ、マルチプレクサ１０３の
出力、マルチプレクサ１０５の出力、マルチプレクサ１
０５の出力と、マルチプレクサ１０９の出力とを比較す
る。比較器１２１〜１２４の出力は、下記のようにロー
ドされるべきレジスタＲ１〜Ｒ４４へ適切なデータを送
るマルチブレクサ１３１〜１４６に入力される。

比較器１２１の出力は、第８図及び下記の第３表に示す
通り、Ｙ値に関してはレジスタＲ１，Ｒ２、Ｒ３、Ｒ４
、Ｒ５、Ｒ９、Ｒ１３、Ｒ１７。

Ｒ１８及びＲ１９をロードし、Ｙ値に関してはＲ２３、
Ｒ２４，Ｒ２５，Ｒ２６，Ｒ２７，Ｒ３１，Ｒ３５゜Ｒ
３９，Ｒ４０及びＲ４１をロードするために使用される
マルチプレクサ１３１〜１３５，１３９　及び１４３に
結合される。第３表において、Ａ、Ｂ。

Ｃ及びＤは比較器１２１，１２２，１２３及び１２４を
それぞれ指している。

比較器１２２の出力は、第８図及び第３表に示す通り、
Ｙ値に関してはレジスタＲ２，Ｒ５，Ｒ６、Ｒ７、Ｒ８
、Ｒ１０，Ｒ１４，Ｒ１７，Ｒ２０及びＲ２１をロード
し、Ｙ値に関してはレジスタＲ２４、Ｒ２７，Ｒ２８，
Ｒ２９，Ｒ３０，Ｒ３２，Ｒ３６゜Ｒ３９，Ｒ４２及び
Ｒ４３をロードするために使用されるマルチプレクサ１
３２，１３５，１３６，１３７゜１３８．１４０　及び
１４４に結合される。

比較器１２３の出力は、第８図及び第３表に示す通５、
ｘ値に関してはレジスタＲ３，Ｒ７，Ｒ９、ＲＩＯ，Ｒ
１２，Ｒ１５，Ｒ１８，Ｒ２０及びＲ２２をロードし、
Ｙ値に関してはレジスタＲ２５，Ｒ２９゜Ｒ３１、Ｒ３
２，Ｒ３４，Ｒ３７，Ｒ４０，Ｒ４２及びＲ４４をロー
ドする次めに使用されるマルチプレクサ１３３，１３７
，１３９，１４０，１４２及び１４５　に結合される。

比較器１２４　の出力は、第８図及び第３表に示す通り
、Ｙ値に関してはレジスタＲ４，Ｒ８，Ｒ１２、Ｒ１３
，Ｒ１４，Ｒ１５，Ｒ１６，Ｒ１９，Ｒ２１及びＲ２２
をロードし、Ｙ値に関してはレジスタＲ２６、Ｒ３０，
Ｒ３４，Ｒ３５，Ｒ３６，Ｒ３７，Ｒ３８゜Ｒ４１，Ｒ
４３及びＲ４４をロードするために使用されるマルチプ
レクサ１３４，１３８，１４２，１４３゜１４４．１４
５　及び１４６に結合される。

実行され且つ記憶される比較は、座標順序付は部１Ｔ及
び機能アドレス指定ブロック１９により、支援動作（四
辺形描出としても知られているＤＲＡＷ又はＢＬＩＴ）
を適正に実行すると共に、正しいクリッピングを実行す
る念めに要求される比較である。

比較制御状態機械４９は、比較論理／結果記憶装置４７
にある様々な比較器、マルチプレクサ及びレジスタをイ
ネーブルする論理である。比較制御状態機械４９による
座標レジスタ及びクリップレジスタめ絶対ローディング
に関する真理値表を、クロックＯと、クロック１とにつ
いて第３表に示す。尚、表中、比較器１２１〜１２４番
、それぞれ、Ａ、Ｂ、Ｃ及びＤとして示す。第３表は、
入力Ｘ０Ｌ−Ｘ３Ｌ、　ＸＣ１ＸＣ１１ｐ、　ＸＣ１Ｘ
Ｃ１１ｐ、　ＸＴｅｓｔＭｉｎ及びＸＴｅａｔＭａｘ　
のそれぞれに対する各比較器１２１〜１２４　の出力を
表わしている。これに関連して、第８図によれば、マル
チプレクサ１０１．１０３，１０５　及び１０７の出力
は比較器１２１〜１２４　の一方の側に入力され、マル
チプレクサ１０９　の出力は他方の側に入力されること
がわかる。一貫性を保つ次め、たとえば、ＸＩＬとＸＯ
Ｌ　　との比較といった逆の預序をとるのではなく、Ｘ
ＯＬ　とＸＩＬとの比較、ＸＩＬ　とＸ２Ｌとの比較、
Ｘ２ＬとＸ３Ｌ　との比較等々を記憶することが必要で
ある。このため、逆とラベル付けされた欄が「イエス」
であるときは、比較器１２１〜１２４の出力は逆転され
る。これは、マルチプレクサ１３１〜１４６の右側の入
力により処理される。比較器１２１〜１２４の出力はマ
ルチプレクサ１３１〜１４６の左側に直接入力される。

マルチプレクサの右側の入力端子は、指示された比較器
から、逆のビット順序で、２ピツトの出力を受信する。

すなわち、逆とラベル付けされ之欄は、絶対座標カード
の場合のマルチプレクサ１３１〜１４６のＭＵＸ選択線
に関する真理値表を成している。

第３表 比較器　　　比　較　　　　逆　　　サイクルＸＯＬ：
ＸＩＬ　　　　　　ＹＥＳイエスＸＯＬ：Ｘ２Ｌ　　　
　　　ＹＥＳイニスＸＯＬ：Ｘ３Ｌ　　　　　　Ｙｆｉ
：ＳイエスＸＯＬ：ＸＣ１ＸＣ１１ｐ　ＹＥＳイエスＸ
ＯＬ：ＸＴｅｓｔＭｌｎ　ＹＥＳイニスＸＯＬ：ＸＣ１
ＸＣ１１ｐ　Ｙｆ２ＳイエスＸＯＬ：ＸＴｅｓｔＭａｘ
　ＹＥＳイエス比較器 Ｘｌへの書込み ＷＲＩＴＥ　Ｔｏ　Ｘｉ 人 比較 ＸＩＬ：Ｘ０Ｌ ＸＩＬ：Ｘ２Ｌ ＸＩＬ：Ｘ３Ｌ ＸＩＬ：ＸＣｌｉｐＭＸＣ １１ｐ：ＸＴｅｓｔＭｌｎ ＸＩＬ：ＸＣ１１ｐＭＸＣ １１ｐ：ＸＴｅａｔＭａｘ Ｘ２Ｌ：Ｘ０Ｌ Ｘ２Ｌ：ＸＩＬ Ｘ２Ｌ：Ｘ３Ｌ Ｘ２Ｌ　：　ＸＣｉｔ　ｐＭｉ　ｎ Ｘ２Ｌ：ＸＴｅａｔＭｉｎ Ｘ２Ｌ、ＸＣ１ｌｐＭａｘ Ｘ２Ｌ　ＸＴｅｓｓｔＭａｘ Ｘ３Ｌ：Ｘ０Ｌ Ｘ３Ｌ：ＸＩＬ Ｘ３Ｌ：Ｘ２Ｌ Ｘ３Ｌ　：ＸＣ１１ｐＭｉ　ｎ Ｘ３Ｌ：ＸＴｅｓｔＭｉｎ Ｘ３Ｌ：ＸＣ１１ｐＭＸＣ １１ｐ：ＸＴｅｓｔＭａｘ 逆 サイクル ＮＯノー ＹＥＳイエス ＹＥＳイエス ＹＥＳイエス ＹＥＳイエス ＹＥＳイエス ＹＥＳイエス Ｎｏ　　ノー ＮＯノー ＹＥＳイエス ＹＥＳイエス ＹＥＳイエス ＹＦＪＳイエス ＹＥＳイエス Ｎｏ　　ノー ＮＯノー ＮＯノー ＹＥＳイエス ＹＥＳイエス ＹｇＳイエス ＹＥＳイエス 比較器 比較 ＸＣ１ＸＣ１１ｐ’ＸＯＬ ＸＣｌｉｐＭｉｎ：ＸＩＬ ＸＣｌｉｐＭｉｎ　Ｘ２Ｌ ＸＣ１１ｐＭｉｎ：Ｘ３Ｌ ＸＴｅｓｔＭｉｎ　ＸＯＬ ＸＴｅｓｔＭｌｎ　ＸＩＬ ＸＴｅｓｔＭｉｎ　Ｘ２Ｌ ＸＴｅｓｔＭｉｎ：Ｘ３Ｌ ）Ｃ１ｉ　ｐＭａｘ　：　ＸＯＬ ＸＣｌｉｐＭａｘ：ＸＩＬ ＸＣｌｉｐＭａｘ：Ｘ２Ｌ ＸＣ１１ｐＭａｘ：Ｘ３Ｌ ＸＴｅｓｔＭａｘ：ＸＯＬ ＸＴｅｓｔＭａｘ：ＸＩＬ ＸＴｅｓｔＭａｘ　Ｘ２Ｌ ＸＴｅｓｔＭａｘ：Ｘ３Ｌ 逆 サイクル Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー Ｎｏノー ＹＯＬ　〜　Ｙ３Ｌ、ＹＣｌｌｐＭｉｎ、ＹＣｌｌｐＭ
ａｘ、　　ＹＴｅｓｔＭｉｎ及びＹＴｅｓｔＭａｘに関
しては、第３表の結果を同じように繰返せば良い。第９
図は、ＤａｔａＩｎ　の信号と、ラスターオフセットレ
ジスタ４１．Ｘ／Ｙ座標レジスタ３７．クリップ座標レ
ジスタ３９及び比較論理／結果記憶装置４７により実行
されるレジスタローディングとの相対タイミングを示す
。

比較制御状態機械は、書込みサイクルと関連する指標レ
ジスタ値と、第４表の双方を利用して、先に述べたよう
な指標指示ローディング方式を支援する。指標レジスタ
値により指示されるレジスタは、指標により示される書
込みの種類とは無関係に、常に書込まれるので、マルチ
プレクサ１０１゜１０３、１０５及び　１０７に関する
適切なＭｕｘ　Ｅｎａｂｌｅは、比較制御状態機械によ
υ、その座標に対する単一のレジスタ書込みを想定して
選択される。たとえば、指標３によるＸへの矩形書込み
が受信された場合、比較論理は、ｘ３への明示書込みが
受信されたかのように動作し、必要に応じて、Ｘ３Ｌ　
　と、　（ＸＯＬ、ＸＩＬ、Ｘ２Ｌ、ＸＣ１ＸＣ１１ｐ
　。

ＸＣ１ＸＣ１１ｐ、ＸＴｅｓｔＭｉｎ、ＸＴｅｓｔＭａ
ｘ）　　との比較を実行する。レジスタの絶対ローディ
ングと、指標指示（又は相対指標゛指示）されたロード
との隔たシは、指標指示の場合、４１にある２つ以上の
座標記憶レジスタが比較の結果を受取るためにイネーブ
ルされて良く、マルチプレクサ１３１〜１４６　に関す
るマルチプレクサ選択は、第３表ではなく、第４表に従
って発生されることにある。

先に示した、指標３による矩形Ｘ書込みの例では、比較
レジスタ（第２表又は第８図を参照）Ｒ１〜Ｒ３，Ｒ１
３〜Ｒ１６，Ｒ１７〜Ｒ１９及びＲ２１〜Ｒ２２が書込
まれる。次に挙げる複数対のレジスタは同じ比較結果を
個々に記憶する：（Ｒ１７゜Ｒ２１）、（Ｒ１８，Ｒ２
２）、（Ｒ１，Ｒ１３）、（Ｒ２，Ｒ１４）、（Ｒ３，
Ｒ１５）及び（Ｒ４，Ｒ１６）。

第 ４表 比較器 比較 種類 逆 指標 比較器 比較 ｘｏ：ｘｔ ＸＯ：Ｘ２ ＸＯ：Ｘ３ ＸＩ　：Ｘ２ Ｘｉ　：Ｘ３ Ｘ２　：Ｘ３ ＸＯ：Ｘｌ Ｘｏ：Ｘ２ ＸＯ：Ｘ３ ＸＩ　：Ｘ２ Ｘｉ　：Ｘ３ Ｘ２　：Ｘ３ ＸＯ：Ｘｌ Ｘｏ：Ｘ２ ＸＯ：Ｘ３ ＸＩ　：Ｘ２ ＸＩ　：Ｘ３ Ｘ２：Ｘ３ ＸＯ：Ｘｌ Ｘｏ　：Ｘ２ ＸＯ：Ｘ３ Ｘｉ　：Ｘ２ Ｘｉ　：Ｘ３ Ｘ２：Ｘ３ 種　　類 ＮＴ ＮＴ ＮＴ ＮＴ ＮＴ ＮＴ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ 逆 指標 ｙｅｓイエス ｙ６８イエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｎｏ　ノー ｎｏ　ノー ｎｏ　ノー ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｎｏ　　ノー ｎｏ　　ノー ｙｅｓイエス ＸＯ：Ｘｌ Ｘｏ　：Ｘ２ ＸＯ：Ｘ３ Ｘｉ　：Ｘ２ ＸＩ　：Ｘ３ Ｘ２　：Ｘ３ ＸＯ：Ｘｌ Ｘｏ　：Ｘ２ ＸＯ：Ｘ３ ＸＩ　：Ｘ２ Ｘｉ　：Ｘ３ ＸＯ：Ｘｌ Ｘｏ：Ｘ２ Ｘｉ　：Ｘ２ Ｘｉ　：Ｘ３ Ｘ２：Ｘ３ ＸＯ：Ｘ２ ＸＯ：Ｘ３ Ｘｌ：Ｘ２ Ｘｉ　：Ｘ３ Ｘ２　：Ｘ３ ＸＯ：Ｘｌ Ｘｏ：Ｘ２ ＸＯ：Ｘ３ ＸＩ　：ｘ３ Ｘ２　：Ｘ３ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＩＮＥ ＬＩＮＥ： ＴＲ１，／’ＲＥＣＴ ＴＲＩ／ＩｃＴ τＲＩ／）和ＣＴ ’ｒＲＩ／’ＲＥＣＴ ＴＲＩＡＥＣＴ ＴＲＩ％ＲＥＣＴ ＴＲ工／Ｍ℃Ｔ ＴＲＩ４ｔｇＣＴ ＴＲＩ／ＲＥＣＴ ＴＲＩ／１ＣＴ ＴＲ１，、’Ｔｌｔｌｌｉ：ＣＴ ＴＲＩ／師℃Ｔ ＴＲＩ彦ＥＣＴ ＴＲＩ／’ＲＥＣＴ ＴＲＩ７’ＲｇＣＴ ＴＲＩ／ＲＥＣＴ ＴＲＩ／Ｉ’ｔＥＣＴ ＴＲＩ、／’ＲＥＣＴ ＴＲＩ／ＲｇＣＴ ＴＲＩ、／’ＲＩｉＥＣＴ ｙｅｓイエス ｙｅｓイエス ｙｅ８イエス ｙｅｓイエス ｙｅｓイエス ｎｏ　ノー ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅａイエス ｎｏ　ノー ｎｏ　ノー ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｎｏ　　ノー ｎｏ　　ノー ｎｏ　　ノー ｎｏ　ノー ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｙｅｓイエス ｎｏ　　ノー ｎｏ　ノー 比較器 比較 種類 Ｂ　　　ＸＯ：ＸＩ　　　ＱＵＡＤ ＣＸＯ：Ｘ２　　　ＱＵＡＤ Ｄ　　　　ＸＯ：Ｘ３　　　ＱＵＡＤ Ａ　　　　ＸＯ：ＸＩ　　　ＱＵＡＤ ＣＸｌ：Ｘ２　　　ＱＵＡＤ Ｄ　　　　Ｘｌ：Ｘ３　　　ＱＵＡＤ Ａ　　　　ＸＯ：Ｘ２　　　ＱＵＡＤ ＢＸｌ：Ｘ２ＱＵＡＤ Ｄ　　　Ｘ２：Ｘ３　　　ＱＵＡＤ 逆 指標 ｙｅｓｔイエス ｙｅＳイエス ７６ｇイエス ｎｏ　　ノー ｙｅｓイエス ｙ６ｓイエス ｎｏ　　ノー ｎｏ　ノー ｙｅｓイエス Ａ　　　　ＸＯ：Ｘ３　　　　ＱＵＡＤ　　　　　ｎｏ
　　ノー　　　　　　３Ｂ　　　　ＸＯ：Ｘ３　　　　
ＱＵＡＤ　　　　　ｎｏ　　ノー　　　　　　３ＣＸ２
：Ｘ３　　　　ＱＵＡＤ　　　　ｎｏ　　ノー　　　　
　３状態発生論理５１ 状態発生論理５１は制御信号ＨＷ／ＳＷ、Ｕｐ／Ｒ−ｔ
ｏ−Ｌ及びＨＩＤ／ＶＩＳを発生する。ＨＷ／ＳＷは、
動作が本発明のノ・−ドウエアにより実行されるか、又
はソフトウェアにより実行されるかを示す２ビツトの信
号でおる。Ｕｐ／Ｒ−ｔｏ−Ｌは、動作が上から下、下
から上、右から左、左から右のいずれの方向で実行され
るべきかを示す２ビツトの信号でちる。ＨＩＤ／ＶＩＳ
は、描出すべき対象物が隠れている、すなわち、活動中
のクリップウィンドウの背後にあるか、又は見えるかを
示す２ビツトの信号である。これらの信号を発生するた
めに、状態発生論理５１は、Ｘ座標に関してはレジスタ
Ｒ１〜Ｒ２２の出力、Ｙ座標に関してはレジスタ８２３
〜Ｒ２４の出力、そして、Ｘ／Ｙ座標レジスタ３７から
の、上位１８ビツトが全てｌであること及び全てＯであ
ることを示す４つの４ビット信号を、入力として受信す
る。状態発生論理５１により実行される論理に関する真
理値表である第１０図から第１４図を参照して、状態発
生論理が上記の信号をいかにして発生するかを説明する
。第１０図から第１４図の真理値表を実現するために必
要な論理回路は、関連技術を熟知した人の能力の範囲内
に十分に入っている。

第１０図は、ｘＯ座標（ＸＯＬ及びＸ０Ｉ（）に関する
比較を利用する真理値表である。Ｘ１〜Ｘ３及びＹＯ−
Ｙ３に関する比較結果を利用する真理値表は、それらの
座標を代入し、Ｙ座標の場合にはＸＣ１ＸＣ１１ｐ　、
　ＸＣ１ＸＣ１１ｐ　、　ＸＴｅｓｔＭｉｎ及びＸＴｅ
ａｔＭａｘの代わりにＹＣｌｌｐＭｉｎ　、　ＹＣｌｌ
ｐＭａｘ、　ＹＴｅａｔＭｉｎ及びＹＴｅｓｔＭａｘを
使用することにより得られる。表の左側は入力、右側は
出力である。表中、記号「−」は配慮無用、Ｏ及び１０
は、それぞれ、バスビット値が全て１であることと、全
て１であるとは限らないことを表わしくＸ／Ｙ座標レジ
、！’３７から）、２及び［２は、それぞれ、パスビッ
ト値が全て０であることと、全て０であるとは限ら々い
ことを表わす（Ｘ／Ｙ座標レジスタ３７から）。ｒ　Ｘ
Ｏ１ｎａｉｄｅ　２　　Ｊは、３２ビツトのＸＯ座標を
１５ビツトで表示可能であることを示し、ｒ　ＸＯ１ｎ
ｓｉｄｅ　ｃｌｉｐ　Ｊは、ＸＯがクリップウィンドウ
のＸ境界の上又はその内側にあることを表わし、ｒ　Ｘ
Ｏ１ｎｓｉｄｅ　ｔｅａｔ　Ｊは、ｘＯが試験ウィンド
ウのＸ境界の上又はその内側にあることを表わす。出力
１−　ＸＯ＜　ＸＣ１ＸＣ１１ｐ　Ｊ　、　　ｒｘｏ　
＜　ＸＴｅｓｔＭｉｎＪ　、　　ｒＸｏ　＞ＸＣ１ｉＸ
Ｃ１１ｐ　　及びｒ　ＸＯ＞　ＸＴｓｓｔＭａｘ　Ｊは
フィードバックされて、入力として使用される。出力を
形成するために、水平線上にある入力はＡＮＤ演算され
、縦の列にある出力はＯＲ演算される。す々わち、第１
０図の最初の２行を例にとると、Ｘｏ（３１３（すなわ
ち、その符号ビット）が０であり且つＸｏ（３０：１４
］（すなわち、上位ビット１４〜３０）が全てＯである
か、あるいは、ｘＯ〔３１〕が１であり且つＸＯ［：　
３０　：１４］が全て１であれば、ｘｏは１ｎｓｉｄｅ
　２１４である。同様に、第１０図の最後の行について
いうと、ＸＯ＜ＸＴｅａｔＭｉｎがＯであり（すなわち
、偽）且つＸＯ＞　ＸＴｅｓｔＭａｘはＯであるならば
、ＸＯは試験ウィンドウの内側にある。

第１１図ａ及び第１１図すは、４つのＸ頂点のそれぞれ
と、４つのＹ頂点のそれぞれとの比較を利用する真理値
表である。第１０図の場合と同様に、水平入力線上にあ
る値は互いにＡＮＤ演算されて、その結果は論理値１（
真）又はＯ（偽）とな夛、指示されている出力（ｔｏｐ
、　ｂｏｔｔｏｍ　。

ｒｉｇｈｔ及び１ｅｆｔを除く）は、その対応する縦の
列をＯＲ演算することにより形成される。Ｃ９１，２又
は３として示されている出力ｔｏｐ、　ｂｏｔｔｏｍ、
　ｒｌｇｈｔ及び　１ｅｆｔ　　は次のように解釈され
る。値０，１．２又は３は、ＸＯ〜Ｘ３又はＹＯ〜Ｙ３
のうちどの座標が最大（ｔｏｐ）　、最小（ｂｏｔｔｏ
ｍ）　ｒ最も右（ｒｌｇｈｔ）又は最も左（ｌｅｆｔ）
であるかを指定す°る。入力側にある記号＜、＞、Ｅ、
Ｌ及びＧは、指定の比較結果がより小さいこと、よシ大
きいこと、等しいこと、以下であること及び以上である
ことをそれぞれ表わす。

出力の意味は表により規定されるが、以下に、指示され
た出力がそれぞれ何を表わすかをことばで説明する。

ｉｌｌｅｇａｌ　　−４対の頂点により規定される対象
物を通って１本の水平線を描く場合に、その線が２つ以
上の縁部と交差するであろうということを意味する。ち
ょうネクタイを形成する対象物は、ｉｌｌｅｇａｌを真
にする対象物の１例である。

ｈｏｒｉｚ　−４つの頂点全てが同じＹ値を有すること
を意味する。

ｖｅｒｔ　−４つの頂点全てが同じＸ値を有することを
意味する。

ｒｅｃｔ　−４つの座標により規定される対象物が矩形
を形成することを意味する。

１ｉｎｅ　−４つの座標により規定される対象物が１本
の線を形成することを意味する。

ＥＱ　　０１　−　頂点Ｏが頂点１と等しい（同じ点を
規定する）ことを意味する。

ＥＱ１２−　頂点１が頂点２と等しい（同じ点を規定す
る）ことを意味する。

ＥＱ　２３−　頂点２が頂点３と等しい（同じ点を規定
する）ことを意味する。

ＥＱ　　３０−　頂点３が頂点Ｏと等しい（同じ点を規
定する）ことを意味する。

第１２図ａから第１２図ｄは、４つのＸ頂点及び４つの
Ｙ頂点と、クリッピング境界との比較を利用する真理値
表を規定する。入力”ｐ＋　　ｂｏｔｔｏｎ、　　ｒｉ
ｇｈｔ及び１ｅｆｔ　は第１１図ａ及び第１１図すの真
理値表からとつ之ものである。出力ｔｏｐ　ｖｉｓｉｂ
ｌｅ、　ｂｏｔｔｏｍ　ｖｉｓｉｂｌｅ、　ｒｉｇｈｔ
ｖｉｓｉｂｌｅ及び１ｅｆｔ　ｖｉｓｉｂｌｅが１（す
なわち、真）であるとき、４対の座標によυ規定される
対象物はクリップウィンドウの内側にある。

５ｕｒｒｏｕｎｄ　ｃｌｉｐが１であるとき、対象物は
クリップウィンドウの外側にあるが、クリップウィンド
ウを取囲んでいる。ｈｉｄｄｅｎは四辺形についてのみ
適用でき、４つの頂点全てが、皆、クリップウィンドウ
の右、左、上又は下にあることを表゛わす。ｈｉｄｄｅ
ｎ　０１　　（ＢＬＩＴ　　ＳＲＣ矩形を指す）と、ｈ
ｉｄｄｅｎ　２３　　（ＢＬＩＴ　ＤＥＳＴ矩形を指す
）は、ＢＬＩｉ’　に関して、同様の意味をもつ。

第１３図は、４つのＸ頂点及び４つのＹ頂点と、試験ウ
ィンドウの境界との比較を利用する真理値表を規定する
。出力ｒ　ｔｏｐ　ｗｉｔｈｉｎ　ｔｅｓｔ　Ｊ及びｒ
　ｂｏｔｔｏｍ　ｗｌｔｈｌｎ　ｔｅｓｔ　Ｊは、真で
あるとき、対象物の縁部が試験ウィンドウの上の境界の
内側にあることと、下の境界の内側にあることをそれぞ
れ表わす。

第１４図は、ページ境界越え及びクリッピングの対象で
ある画素の処理をできる限シ少なくするために、信号ｂ
ｌｉｐ　ｒ−ｔｏ　−１、ｂｌｉｔ　ｕｐ　。

ｄｒｏｗ　ｒ　−ｔｏ　−１及びｄｒａｗ　ｕｐ　を発
生することにより、対象物を描出すべき方向又はＢＬＩ
Ｔを実行すべき方向を示す真理値表を規定する。これら
の信号は、第２図に示す信号Ｄｒａｗｉｎｇ　Ｄｉｒｅ
ｃｔｉｏｎを構成する。

第１０図から第１４図の真理値表に基づいて、状態発生
論理５１は第２図に示す信号ＨＷ、ＳＷ。

ＨＩＤ及びＶＩＳを次のように発生する。

四辺形の対象物の場合： ＨＷ　＝　　ｈｉｄｄｅｎ又は ５ｕｒｒｏｕｎｄ　ｃｌｉｐ又は （ｈｉｄｄｅｎでなく且つ ｉｌｌｅｇａｌ　でなく且つ 全ての頂点は１ｎｓｔｄｅ　２１４で あり且つ （全ての頂点は１ｎｓｆｄｅ　ｔｅｓｔか又は（線であ
り且つ少々くとも１つの終 端点は１ｎｓｉｄｅ　ｔｅｓｔである）又は ｒｅｃｔ）。

ＳＷ　＝　ＨＷにあらず ＨＩＤ　＝　ｈｉｄｄｅｎ ＶＩ　Ｓ　＝　ｈｉｄｄｅｎにあらず ＢＩ、ＩＴの場合− ＨＷ　＝　ｈｉｄ　２３又は （ｈｉｄ　０１及びＢＬＩＴ　　ＳＲＣＣＨＫ＝１０）
又は （ｈｉｄ　０１でなく且つ ＢＬＩＴ　　ＳＲＣＣＨＫ＝１０であシ且つｈｉｄ　２
３でなく且つ ソース矩形は１ｎｓｉｄｅ　２”であシ且つ宛先矩形は
１ｎｓｉｄｅ　２１４である）又は（ＢＬＩＴ　　ＳＲ
ＣＣ）ｌＫ＝０１且つｈ　ｉ　ｄＪ３でなく且つ ソース矩形は　１ｎａｉｄｅ　２１４　　であり且つ宛
先矩形は１ｎｓｉｄｅ　２１４である）ここで、ＢＬＩ
Ｔ　ＳＲＣＣＨＫは、ソース矩形とクリッピングウィン
ドウとの関係を考慮することが望まれる場合に「１０」
にセットされるＣＰＵからの２ピツト値である。これは
、本発明を利用しうる様々な図形用ソフトウェアがＳＲ
Ｃ矩形及びクリッピング境界の処理に関して一貫性をも
たない之めに、必要なのである。この理由により、好ま
しい実施例は、ソフトウェア選択可能オプションとして
、左側ＢＬＩＴ　ＳＲＣ矩形クリップ検査を備えている
（ＢＬＩＴ　　ＳＲＣＣＨＫ＝０１はＳＲＣクリップ検
査をディスエーブルし、ＢＬＩＴ　５ＲＣＣＨＫ＝１０
はＳＲＣクリップ検査をイネーブルする）。

ＳＷ　＝贋にあらず ＨＩＤ　＝　ｈｉｄ　　２３ ＶＩＳ　＝　ｈｔａ−２３Ｋｈらｆ さらに、状態発生論理５１にょ多出力される信号Ｄｒａ
ｗｉｎｇ　Ｄｉｒｅｃｔｉｏｎ　　は、第１４図に示す
ように、信号Ｂ１１ｔ　ｒ　−ｔｏ　−１，Ｂ１１ｔ　
ｕｐ　。

Ｄｒａｗ　ｒ　−ｔｏ−１及びＤｒａｗ　ｕｐ　　から
構成される。これらの信号が断定されると、デイフォル
ト方向、すなわち、左から右及び上から下への描出に代
わシ、指示された方向にＢＬＩＴが実行されるか又は対
象物が描出される。尚、ｒｕｐＪは下から上、　ｒ　−
ｔｏ　−１は右から左である。言い換えれば、Ｂ１１ｔ
　ｕｐとＤｒａｗ　ｕｐ　はＹ座標値が大きくなる方向
にＢＬＩＴ動作を実行させるか又は描出動作を進行させ
、Ｂ１１ｔ　ｒ　−ｔｏ　−１とＤｒａｗｒ　−ｔｏ−
１は１３ＬＩＴ又は描出動作にＸ座標値が小さくなる方
向へ各走査線をアクセスさせる。

−膜内には、第１４図の真理値表によれば、ある対象物
の最上部がクリップウィンドウの中になく且つ対象物の
最下部がクリップウィンドウの中にない（ただし、対象
物はクリップウィンドウの中にあると仮定する）場合、
対象物は上に向かって、すなわち、Ｙが増加する方向へ
、また、左から右に、すなわち、Ｘが増加する方向へ描
出される。対象物の最下部はクリップウィンドウの中に
ないが、最上部はクリップウィンドウの中に入っている
ならば、対象物は右から左、すなわち、Ｘが減少する方
向と、下向き、すなわち、Ｙが減少する方向に描出され
る。最下部がクリップウィンドウの中にちゃ、最上部は
クリップウィンドウの中にない場合、又は最下部も最上
部も共にクリップウィンドウの中にある場合には、対象
物は上向き、すなわち、Ｙが増加する方向と、左から右
、すなわち、Ｘが増加する方向に描出される。

ＢＬ工Ｔの場合、この選択ははるかに複雑であシ、ソー
スと宛先が重複するか否か、また、重複するカらば、ど
の方向に重なるかによって決まる。

様々な選択の可能性は第１４図の真理値表に記載されて
いる。

【図面の簡単な説明】

第１図は、本発明によるワークステーション用図形サブ
システムの概観ブロック線図、第２図は、本発明による
図形サブシステムの座標ステージング部のブロック線図
、 第３図は、加算器３１及びマルチプレクサ３５の詳細な
ブロック線図、 第４図は、Ｘ／Ｙ座標レジスタ３Ｔの詳細なブロック線
図、 第５図は、クリップ座標レジスタ３９の詳細なブロック
線図、 第６図は、ラスターオフセットレジスタ４１の詳細なブ
ロック線図、 第７図は、試験ウィンドウ制御論理４５の詳細なブロッ
ク線図、 第８図は、比較論理／結果記憶装置４７の詳細なブロッ
ク線図、 第９図は、ローディング制御状態機械３５と、比較論理
／結果記憶装置４７によυ実行される比較との相対タイ
ミングを示す表、 第１０図は、ＸＯ座標に関する比吸の結果を利用する真
理値表、 第１１図ａ及び第１１図すは、４つのＸ座標のそれぞれ
と、４つのＹ座標のそれぞれとの比較を利用する真理値
表、 第１２図ａ〜第１２図ｄは、４つのＸ頂点及び４つのＹ
頂点と、クリッピング境界との比較を利用する真理値表
、 第１３図は、４′）のＸ頂点及び４つのＹ頂点と、試験
ウィンドウ境界との比較を利用する真理値表、第１４図
は、対象物を描出すべき又はｂｌｉｔを実行すべき方向
を示す真理値表である。 １１・・・・バスインタフェース論理、１３・・・・デ
ータ経路／メモリインタフェース、１５・・・・座標ス
テージング部、１Ｔ・・・・座標順序付は部、１９・・
・・機能アドレッシングブロック、２１拳・・・マスク
発生ブロック、２３・・―・線形アドレス発生器、３１
・・・・加算器、３３・・・・ローディング制御状態機
械、３５・・赤・マルチプレクサ、３７・串・・Ｘ／Ｙ
座標レジスタ、３９・・・・クリップ座標レジスタ、４
１・Φ・・ラスターオフセットレジスタ、４３・・・・
指標論理、４５＠・・・試験ウィンドウ制御論理、４７
・・・・比較論理／結果記憶装置、４９・・赤・比較制
御状態機械、５１・・・・状態発生論理。 特許出願人　サン・マイクロシステムズ・インコーホレ
ーテッド

Claims (2)

【特許請求の範囲】
1. （１）描出されるべき１つの四辺形か、移動されるべき
   １つのブロック画像のいずれか一方の対象物であつて、
   図形サブシステムにより表示されるべきこの対象物の複
   数対のＸ座標及びＹ座標の相互間の比較値を発生する装
   置で、所定の上クリップ座標、下クリップ座標、右クリ
   ップ座標及び左クリップ座標を伴なうクリップウィンド
   ウと、前記上クリップ座標及び下クリップ座標と、前記
   右クリップ座標及び左クリップ座標とから所定のＸオフ
   セット及びＹオフセットを伴なう試験ウィンドウとを有
   し、前記対象物の座標と、前記クリップ座標と、前記オ
   フセットとは、表示に先立つて目的物のクリッピングを
   実行するための計算に使用されるような図形情報を処理
   する装置において、ａ）ｉ）複数の目的物座標レジスタ
   に前記対象物の座標をロードし、ｉｉ）複数のクリップ
   座標レジスタに前記クリップ座標をロードし、且つｉｉ
   ｉ）複数のオフセットレジスタに前記所定のオフセット
   をロードするロード手段と； ｂ）前記ロード手段に結合されて、前記比較値を発生す
   る比較手段と； ｃ）前記オフセットレジスタ及び前記クリップ座標レジ
   スタに結合されて、前記クリップウィンドウの境界に対
   する前記試験ウィンドウの境界を計算する計算手段と； ｄ）前記比較値の中から所定のものを選択するマルチプ
   レクサ手段と； ｅ）前記比較値の中から選択された所定のものを記憶す
   るレジスタ手段と； ｆ）前記比較手段、前記マルチプレクサ手段及び前記レ
   ジスタ手段の動作を制御する比較制御手段と； ｇ）前記レジスタ手段に結合されて、前記比較値の中か
   ら選択された所定のものの中で、ページ境界越えをでき
   る限り少なくし且つクリップされる画素の処理を省略す
   るために、対象物が四辺形である場合に、それが、Ｘ増
   分方向か、Ｘ減分方向のいずれか一方と、Ｙ増分方向か
   、Ｙ減分方向のいずれか一方で描出されるべきか否かを
   指定するいくつかの比較値に基づいて、信号を発生する
   状態発生手段とを具備する装置。
2. （２）描出されるべき１つの四辺形か、移動されるべき
   １つのブロック画像のいずれか一方の対象物であつて、
   図形サブシステムにより表示されるべきこの対象物の複
   数対のＸ座標及びＹ座標の相互間の比較値を発生する装
   置で、所定の上クリップ座標、下クリップ座標、右クリ
   ップ座標及び左クリップ座標を伴なうクリップウィンド
   ウと、前記上クリップ座標及び下クリップ座標と、前記
   右クリップ座標及び左クリップ座標とから所定のＸオフ
   セット及びＹオフセットを伴なう試験ウィンドウとを有
   し、前記目的物の座標と、前記クリップ座標と、前記オ
   フセットとは、表示に先立つて対象物のクリッピングを
   実行するための計算に使用されるような図形情報を処理
   する装置において、ａ）ｉ）複数の対象物座標レジスタ
   に前記対象物の座標をロードし、ｉｉ）複数のクリップ
   座標レジスタに前記クリップ座標をロードし、且つｉｉ
   ｉ）複数のオフセットレジスタに前記所定のオフセット
   をロードするロード手段と； ｂ）前記ロード手段に結合されて、前記比較値を発生す
   る比較手段と； ｃ）前記オフセットレジスタ及び前記クリップ座標レジ
   スタに結合されて、前記クリップウィンドウの境界に対
   する前記試験ウィンドウの境界を計算する計算手段と； ｄ）前記比較値の中から所定のものを選択するマルチプ
   レクサ手段と； ｅ）前記比較値の中から選択された所定のものを記憶す
   るレジスタ手段と； ｆ）前記比較手段、前記マルチプレクサ手段及び前記レ
   ジスタ手段の動作を制御する比較制御手段と； ｇ）前記レジスタ手段に結合されて、前記比較値の中か
   ら選択された所定のものの中で、ページ境界越えをでき
   る限り少なくし且つクリップされる画素の処理を省略す
   るために、対象物が移動されるべきブロック画像である
   場合に、それが、Ｘ増分方向か、Ｘ減分方向のいずれか
   一方と、Ｙ増分方向か、Ｙ減分方向のいずれか一方で移
   動されるべきか否かを指定するいくつかの比較値に基づ
   いて、信号を発生する状態発生手段とを具備する装置。