JPH02230305A - 基準電圧装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路（ＩＣ）に内蔵可能な基準電圧
源に関する。

従来ＩＣ内基準電圧源はツエナーダイオードにより構成
される例が主であった．この場合ツエナー電圧のバラッ
キは多く、温度特性が悪いので必ず外は調整端子、補償
素子を必要としていた．又特開昭５３−４７９５３号で
はチャネルドーブによるシキイ値の差を基準電圧源とす
る実施例が記載されているが、この方法はチャネルに対
するド一ズ量と、ゲート膜厚のバラツキにより、電圧源
のバラツキ量は大きく、完全に無調整で所望の電圧を得
ることはむずかしく、何らかの調整機能を外部に必要と
し、使う上で非常に煩わしかった。

本発明の目的はこのような欠点を除去するものであり、
物質により一定の仕事関数の差を基準電圧として、製造
プロセスによるバラッキを極少とする方式を提供するこ
とにある。

第１図は本発明の基準電圧源を電子時計用の電池電圧検
出回路に応用したー実施例である。トランジスタ１，２
，３．４により構成される基準電圧源は先の特開昭５３
−４７９５３号に詳しく述べられておりトランジスタ３
とトランジスタ４はそのシキイ値が異なる゛ペアーとし
て、このシキイ値の差がＡ点に出力される．トランジス
タ５はクロックφによりスイッチングされ、サンプリン
グ動作を行なう．抵抗６と抵抗７は電源電圧を分割して
、Ｂ点の電位が所望する電源電圧で基準電圧出力である
Ａ点の電位と同じになるよう設計される．従ってコンバ
レータ１１の出力は初期の電源電圧においてはＢ点の電
位がＡ点の電位より高いのでレベル“１”となる。又電
源電圧が低下してくるとＡ点の電位はＢ点より高くなり
、コンパレータｌ１の出力はレベル“０″となる．この
コンパレータの出力をラッチｌ２でクロックφにより記
憶している． この例において問題となるのは、基準電圧となるトラン
ジスタ３とトランジスタ４のシキイ値の作製方法である
。本発明ではシキイ値の差は、ゲート電極の材料とシリ
コン基板の仕事関数差により得るものである．通常トラ
ンジスタのシキイ値電圧ｖｔｈは次の式により決定する
。

ｖｔｈ＝φＧ−φ３＋２φＦ　＋ＱＤ／ＣＯ＋０３１／
Ｃｏ　　　１ここでφ。はゲートの仕事関数、φ３は基
板の仕事関数、φ『はシリコンの表面のフェルミレベル
、Ｑ．はシリコン表面の電荷量、Ｑｓｓは界面準位、Ｃ
０はゲートの単位面積当りの容量を表わす．このφ。は
ゲートの材料により一義的に決定される．又シリコン側
のφＳ．φ，も不純物分布が一定ならばやはり一義的に
定まる。

一例としてシリコンゲート構造とすると、ゲートのドー
ピング量とタイプによりφ。は任意に決定しうる．第２
図はシリコンゲート構造のＮチャネルトランジスタを示
す．Ｎ一基板２６中にＰ−ウエル２５が形成されている
，２１〜２４はソース・ドレインとなる拡散層である．
２７はＳｉｎ．の絶縁層であり２８〜３１は電極用のＡ
ｌである。

ゲート電極は３４．３５でありこの下はゲート酸化膜を
介して導電チャネルを形成する．通常の工程ではトラン
ジスタ３２の方のゲート電極３４にはソース・ドレイン
と同じＮ０がドープされている．一方トランジスタ３３
のゲート電極３５にはＰ０をドープする．この時ゲート
電極３４のφＧは真性フエルミを基準とすると＋０．３
〜＋〇．５Ｖ，ゲート電極３５のφ６は−０．３〜−〇
．５■となる． 従ってφ３，２φＦ　，　Ｑｏ／Ｃｏ　，　Ｑｓｓ／Ｃ
ｏが工程間でのバラツキが大きくても、この両方のトラ
ンジスタには共通であるので、シキイ値の差をとると、
ゲートのドーピング量に依存して０．６〜１．Ｏｖ程度
変化する基準電圧が発生できる．通常ドーピング量はか
なり安定にコントロール可能であり、又多少バラツイて
も±１０ｍＶ以内に入る． 第３図は通常のシリコンゲート工程でのゲートにソース
・ドレインと逆タイプの拡散をする構造例である。Ｎ一
基板４１にソース・ドレインとなるＰ゜拡散層４２．４
３が形成される。この時ゲート電極の一部４６にもＰ゛
が入る。この後酸化膜４４をマスクとしてＮ゛をドープ
する．これはＰチャネルトランジスタの例であるが、Ｎ
チャネルも全《同様に形成される．ゲート電極４５の下
はシキイ値が低く、一部４６の下はシキイ値が低いがト
ランジスタのシキイ値は高い方と見なせる。

第４図は他の構造例であり、（ａ），［有］）．　（Ｃ
）は工程順を示す．（ａ）まず基仮５３にゲート酸化膜
５２をつけて、更にポリシリコン５１をデポジットする
．この時ポリシリコンにはＮ゛を必要となる領域５８の
みに濃くドープする。［有］）その後ポリシリコンをエ
ッチングしゲート５４を形成する。（Ｃ）その後ゲート
膜を必要外の部分を除去して５５を形成し、全体にＰ＋
をドーブしてソニス・ドレイン５６．５７を形成する。

ゲート５４はあらかじめＮ〜となっているのでＰ＋がド
ープされても変化しない。

本発明の他の方法として、／ｌゲートとＭｏゲートの如
《金属ゲート同志の仕事関数差を利用してもよいし、又
シリコンゲートと金属ゲートの仕事関数差としてもよい
． 本発明は安定なゲートの仕事関数を利用して基準電圧を
作成する方法であり、工程でのバラツキの原因となるゲ
ート下の要因はすべ゛て取り除かれるので、かなり安定
な基準電圧が得られる．本発明は例えば電子時計用の電
池電圧検出回路用の基準電圧として用いると、無調整で
かつ、■Ｃ内に簡単に内蔵できる点で、使用する上での
煩わしさを完全に除去し、小型化、工程削減、量産化に
対する寄与は大きい．

【図面の簡単な説明】

第１図は本発明による基準電圧源を利用した電子時計用
電池電圧検出回路を示す図． 第２図は本発明のためのシキイ値の異なるトランジスタ
ベアの構造例を示す図。 第３図はシリコンゲートトランジスタにおける高シキイ
値構造例を示す図。 第４図は高シキイ値トランジスタの製造工程例を示す図
． ３・・・高シキイ値 ４・・・通常のシキイ値のトランジスタ３４・・・Ｎ＋ ３５・・・Ｐ０がドープされたゲート −　Ｖ３Ｓ 第ｌ図 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴木喜三郎他１名 第２図 手続補正書 （自発）

Claims (1)

【特許請求の範囲】
1. （１）ゲート電極の仕事関数が互いに異なるゲート材料
   を用いた２つのトランジスタのシキイ値の差を用いるこ
   とを特徴とする基準電圧源。