JPH02230336A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02230336A JPH02230336A JP1050626A JP5062689A JPH02230336A JP H02230336 A JPH02230336 A JP H02230336A JP 1050626 A JP1050626 A JP 1050626A JP 5062689 A JP5062689 A JP 5062689A JP H02230336 A JPH02230336 A JP H02230336A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- destroyed
- write
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮丘圀１
本発明は情報処理装置に関し、特にプログラムデバグ機
能を有する情報処理装置に関する．良氷蓋韮 従来、破壊された番地に対する破壊原因となった書込み
命令が存在する番地を探索するために、プログラムリス
ト上で当該破壊された番地をオベランド番地とする書込
み命令を探し出す方法がある． また他の方法として次の様なものがある．実際にプログ
ラムを１０〜１００ステップ程度の小ステップ群ずつ走
行させ、走行後に被破壊番地をチェックして破壊されて
いなければ、次の小ステップ群に移行し、前記と同様の
操作を繰返す．そして、破壊原因となった書込み命令の
存在する番地範囲を次第に狭めてゆき、破壊原因となっ
た書込み命令の存在番地を最終的に得るという方法もあ
る．上述した従来の方法のうち前者の方法では、破壊さ
れた番地への破壊原因となった書込み命令をプログラリ
ストから探すのに、破壊された番地をオペランド番地と
する書込み命令をチェックしてゆくものであるが、人間
の不注意により見落として発見できない場合がある．ま
た、生成されるオペランド番地には、情報処理装置が走
行してから決定されるもの（レジスタによる番地修飾は
、レジスタ内の値がオペランド番地の一部となる）もあ
り、リスト上の目視だけでは限界がある．一方、実際に
プログラムを少しずつ走行させ目的とする命令を探すと
いう後者の方法では、１０〜１００ステップ程度の小ス
テップ群を実行しその都度、被破壊番地をチェックする
ものであるため、例えば、１０，０００ステップ程度の
プログラムでも、前記の動作を１００回も、繰返すこと
になりデバグに多大の時間を要するという欠点がある．
ｉ匪座１ヱ 本発明の目的は、正確かつ短時間に目的とする書込み命
令の存在番地を探索可能な情報処理装置を促供すること
である． 九肌血璽羞 本発明による情報処理装置は、書込み動作を実施してい
る命令の書込み番地を格納する格納手段と、予め設定さ
れた被破壊番地と前記書込み番地とが一致したときデバ
グ割込みを発生させる手段と、同じくこれ等両番地が一
致したとき前記書込み動作を実施し・た命令の存在する
番地を出力する手段とを有することを特徴とする． 衷■コ 次に、本発明の実施例を図面を参照して詳細に説明する
． 第１図は本発明の実施例のブロック図である．図におい
て、１は外部パネルであり、保守モード設定部１０と被
破壊番地設定部２０とを有している．３０は被破壊番地
設定部２０に予め設定された被破壊番地を格納するレジ
スタである．４０は保守モード設定部１０の出力とレジ
スタ３０の内容とを２人力とするアンド回路であり、保
守モード設定部１０に設定されたモードがデバグモード
の場合に、オンとなってレジスタ３０の内容を導出する
． ５０はこのアンド回路４０の出力であるレジスタ３０の
内容《被破壊番地）と書込み番地記憶レジスタ７０の内
容とを比較する比較回路である．このレジスタ７０には
書込み動作を伴う命令が実施されると、そのときの書込
み番地が一時格納される．この比較回＃１５０の比較結
果である両レジスタ３０．７０の番地が一致を示した場
合、番地一致信号線５５及び５６が共にオンとなる．９
５はこの番地一致信号線５６を受けてデバグ割込信号線
９８をオンとするためのデバグ割込回路である． ６０は書込み動作を伴う命令が実施されたときにその命
令の存在する番地を格納する書込み動作命令番地記憶レ
ジスタである．８０はこのレジスタ６０の内容と比較回
路５０の番地一致信号Ｉ１５５とを２人力とするアンド
回路であり、このアンド回路８０の出力が破壊動作命令
番地記憶レジスタ９０へ導入される． かかる構成において、プログラムのバグによりある番地
が破壊された場合、その原因となった命令の存在する番
地を探索する時に、当該破壊された番地が予め設定部２
０により設定されレジスタ３０に記憶される．このレジ
スタ３０の内容は、保守モード設定部１０に設定された
モードがデバグモードの場合は、アンＦ回路４０により
、比較回路５０の入力となる． 一方、書込動作を伴う命令が実施された場合に、その時
の書込番地を記憶する書込番地記憶レジスタ７０の内容
が比較回路５０の入力となる．この比較回路５０では、
比較結果が一致した場合は比較回路５０の出力である番
地一致信号線５５及び５６が共にオンとなる．デバグ割
込発生回路９５は番地一致信号線５６がオンの場合に、
デバグ割込信号線９８をオンとしてデバグ割込みを発生
させる． また、書込動作を伴う命令が実施された場合に、その命
令の存在する番地を記憶する書込動作命令番地記憶レジ
スタ６０の出力がアンド回路８０の入力となっている．
一方比較回Ｆ＃Ｉ５０において比較結果が一致した場合
は、その出力である番地一致信号線５５がオンとなり、
アンド回路８０の入力となる．番地一致信号線５５がオ
ンの場合は、書込動作命令番地記憶レジスタ６０の内容
がアンド回路８０の出力となり、書込動作を伴う命令が
実施された命令の存在する番地が破壊動作命令番地記憶
レジスタ９０に出力され記憶されることになる． このように、本発明による情報処理装置では、被破壊番
地設定部２０で設定した番地と書込番地記憶レジスタ７
０の番地とが一致したとき、デバグ割込み発生させるこ
とができ、この割込みに応じてデバグ用プログラムを起
動することができる．また、破壊動作を実施した命令の
存在番地を破壊動作命令番地記憶レジスタ９０へ記憶す
ることも可能となる． 九肌ム皇１ 本発明によれば、ある番地がプログラムバグにより破壊
された場合に、被破壊番地を外部パネルより設定するこ
とにより、その原因となった命令の存在する命令番地が
正確にかつ容易に捕捉でき、同時にデバグ割込みにより
デバグ用プログラムを起動させることができるという効
果がある．
能を有する情報処理装置に関する．良氷蓋韮 従来、破壊された番地に対する破壊原因となった書込み
命令が存在する番地を探索するために、プログラムリス
ト上で当該破壊された番地をオベランド番地とする書込
み命令を探し出す方法がある． また他の方法として次の様なものがある．実際にプログ
ラムを１０〜１００ステップ程度の小ステップ群ずつ走
行させ、走行後に被破壊番地をチェックして破壊されて
いなければ、次の小ステップ群に移行し、前記と同様の
操作を繰返す．そして、破壊原因となった書込み命令の
存在する番地範囲を次第に狭めてゆき、破壊原因となっ
た書込み命令の存在番地を最終的に得るという方法もあ
る．上述した従来の方法のうち前者の方法では、破壊さ
れた番地への破壊原因となった書込み命令をプログラリ
ストから探すのに、破壊された番地をオペランド番地と
する書込み命令をチェックしてゆくものであるが、人間
の不注意により見落として発見できない場合がある．ま
た、生成されるオペランド番地には、情報処理装置が走
行してから決定されるもの（レジスタによる番地修飾は
、レジスタ内の値がオペランド番地の一部となる）もあ
り、リスト上の目視だけでは限界がある．一方、実際に
プログラムを少しずつ走行させ目的とする命令を探すと
いう後者の方法では、１０〜１００ステップ程度の小ス
テップ群を実行しその都度、被破壊番地をチェックする
ものであるため、例えば、１０，０００ステップ程度の
プログラムでも、前記の動作を１００回も、繰返すこと
になりデバグに多大の時間を要するという欠点がある．
ｉ匪座１ヱ 本発明の目的は、正確かつ短時間に目的とする書込み命
令の存在番地を探索可能な情報処理装置を促供すること
である． 九肌血璽羞 本発明による情報処理装置は、書込み動作を実施してい
る命令の書込み番地を格納する格納手段と、予め設定さ
れた被破壊番地と前記書込み番地とが一致したときデバ
グ割込みを発生させる手段と、同じくこれ等両番地が一
致したとき前記書込み動作を実施し・た命令の存在する
番地を出力する手段とを有することを特徴とする． 衷■コ 次に、本発明の実施例を図面を参照して詳細に説明する
． 第１図は本発明の実施例のブロック図である．図におい
て、１は外部パネルであり、保守モード設定部１０と被
破壊番地設定部２０とを有している．３０は被破壊番地
設定部２０に予め設定された被破壊番地を格納するレジ
スタである．４０は保守モード設定部１０の出力とレジ
スタ３０の内容とを２人力とするアンド回路であり、保
守モード設定部１０に設定されたモードがデバグモード
の場合に、オンとなってレジスタ３０の内容を導出する
． ５０はこのアンド回路４０の出力であるレジスタ３０の
内容《被破壊番地）と書込み番地記憶レジスタ７０の内
容とを比較する比較回路である．このレジスタ７０には
書込み動作を伴う命令が実施されると、そのときの書込
み番地が一時格納される．この比較回＃１５０の比較結
果である両レジスタ３０．７０の番地が一致を示した場
合、番地一致信号線５５及び５６が共にオンとなる．９
５はこの番地一致信号線５６を受けてデバグ割込信号線
９８をオンとするためのデバグ割込回路である． ６０は書込み動作を伴う命令が実施されたときにその命
令の存在する番地を格納する書込み動作命令番地記憶レ
ジスタである．８０はこのレジスタ６０の内容と比較回
路５０の番地一致信号Ｉ１５５とを２人力とするアンド
回路であり、このアンド回路８０の出力が破壊動作命令
番地記憶レジスタ９０へ導入される． かかる構成において、プログラムのバグによりある番地
が破壊された場合、その原因となった命令の存在する番
地を探索する時に、当該破壊された番地が予め設定部２
０により設定されレジスタ３０に記憶される．このレジ
スタ３０の内容は、保守モード設定部１０に設定された
モードがデバグモードの場合は、アンＦ回路４０により
、比較回路５０の入力となる． 一方、書込動作を伴う命令が実施された場合に、その時
の書込番地を記憶する書込番地記憶レジスタ７０の内容
が比較回路５０の入力となる．この比較回路５０では、
比較結果が一致した場合は比較回路５０の出力である番
地一致信号線５５及び５６が共にオンとなる．デバグ割
込発生回路９５は番地一致信号線５６がオンの場合に、
デバグ割込信号線９８をオンとしてデバグ割込みを発生
させる． また、書込動作を伴う命令が実施された場合に、その命
令の存在する番地を記憶する書込動作命令番地記憶レジ
スタ６０の出力がアンド回路８０の入力となっている．
一方比較回Ｆ＃Ｉ５０において比較結果が一致した場合
は、その出力である番地一致信号線５５がオンとなり、
アンド回路８０の入力となる．番地一致信号線５５がオ
ンの場合は、書込動作命令番地記憶レジスタ６０の内容
がアンド回路８０の出力となり、書込動作を伴う命令が
実施された命令の存在する番地が破壊動作命令番地記憶
レジスタ９０に出力され記憶されることになる． このように、本発明による情報処理装置では、被破壊番
地設定部２０で設定した番地と書込番地記憶レジスタ７
０の番地とが一致したとき、デバグ割込み発生させるこ
とができ、この割込みに応じてデバグ用プログラムを起
動することができる．また、破壊動作を実施した命令の
存在番地を破壊動作命令番地記憶レジスタ９０へ記憶す
ることも可能となる． 九肌ム皇１ 本発明によれば、ある番地がプログラムバグにより破壊
された場合に、被破壊番地を外部パネルより設定するこ
とにより、その原因となった命令の存在する命令番地が
正確にかつ容易に捕捉でき、同時にデバグ割込みにより
デバグ用プログラムを起動させることができるという効
果がある．
第１図は本発明の実施例のブロック図である．主要部分
の符号の説明 ２０・・・・・・被破壊番地設定部 ３０・・・・・・被破壊番地記憶レジスタ５０・・・・
・・比較回路 ６０・・・・・・書込み動作命令番地記憶レジスタ７０
・・・・・・書込み番地記憶レジスタ９５・・・・・・
デバグ割込発生回路
の符号の説明 ２０・・・・・・被破壊番地設定部 ３０・・・・・・被破壊番地記憶レジスタ５０・・・・
・・比較回路 ６０・・・・・・書込み動作命令番地記憶レジスタ７０
・・・・・・書込み番地記憶レジスタ９５・・・・・・
デバグ割込発生回路
Claims (1)
- （１）書込み動作を実施している命令の書込み番地を格
納する格納手段と、予め設定された被破壊番地と前記書
込み番地とが一致したときデバグ割込みを発生させる手
段と、同じくこれ等両番地が一致したとき前記書込み動
作を実施した命令の存在する番地を出力する手段とを有
することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050626A JPH02230336A (ja) | 1989-03-02 | 1989-03-02 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050626A JPH02230336A (ja) | 1989-03-02 | 1989-03-02 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230336A true JPH02230336A (ja) | 1990-09-12 |
Family
ID=12864191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050626A Pending JPH02230336A (ja) | 1989-03-02 | 1989-03-02 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230336A (ja) |
-
1989
- 1989-03-02 JP JP1050626A patent/JPH02230336A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886648A (ja) | トレ−ス装置 | |
| JPH02230336A (ja) | 情報処理装置 | |
| JP3213792B2 (ja) | 論理シミュレ−ション検証方式 | |
| JP2977951B2 (ja) | 演算装置 | |
| JPH02235150A (ja) | 情報処理装置 | |
| JP2754899B2 (ja) | デバック装置のリターンアドレス監視回路 | |
| JPH06103110A (ja) | ブレークポイント設定方式 | |
| JPS63163543A (ja) | 情報処理装置 | |
| JP3130421B2 (ja) | プログラム解析方法および装置 | |
| JPH04140851A (ja) | 情報処理装置の診断方式 | |
| JPH01287486A (ja) | テストパターンプログラム生成装置 | |
| JPS5952349A (ja) | 命令先取制御装置 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPH02242444A (ja) | 情報処理装置のデバッグ機構 | |
| JPS60247752A (ja) | シンボリツクデバツガにおける中断点設定方式 | |
| JPH0431933A (ja) | 原始プログラム解析装置 | |
| JP2001067245A (ja) | シミュレーション方法及びシミュレーション装置 | |
| JPS6140648A (ja) | ブレ−クポイント設定装置 | |
| JPS62127949A (ja) | デイジタル信号処理プロセツサのデバツグ方式 | |
| JPH0258135A (ja) | 情報処理装置 | |
| JPS638949A (ja) | プログラムの検査装置 | |
| JPH0399338A (ja) | マイクロプロセッサ | |
| JPH02188840A (ja) | データ処理装置 | |
| JPH08263324A (ja) | デバッグ容易化装置 | |
| JPH041829A (ja) | データ処理装置 |