JPH0223480A

JPH0223480A - 並列演算装置

Info

Publication number: JPH0223480A
Application number: JP63172796A
Authority: JP
Inventors: Yusuke Yasukawa; 裕介安川; Yasushi Inamoto; 稲本　康; Toshihiko Morita; 俊彦森田; Satoshi Ishii; 聡石井
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1988-07-13
Filing date: 1988-07-13
Publication date: 1990-01-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［目次１概要産業上の利用分野従来の技術発明が解決しようとする課題課題を解決するための手段作用実施例発明の効果［１要］本発明は、並列演算を行なう並列演算装置に関するものであり、並列演算に必要となるデータの転送完了を確実かつ迅速
に確認できる装置の提供を目的とし、このため、並列演
算に必要となるデータがデータ提供手段から複数のデー
タ処理手段へ３線ハンドシェイク方式によりデータ線を
介して転送される装置において、データ提供手段から各
データ処理手段に亘る信号線と、データ提供手段が前記
データの送信動作中のときにのみ信号線の電位を所定の
論理レベルへ駆動する手段と、対応のデータ処理手段が
前記データの取り込み動作中のときにのみ信号線の電位
を前記レベルへ駆動する手段と、信号線電位の前記駆動
が停止されたときに前記データの転送完了を報知する手
段と、が設けられた、ことを特徴としている。

［産業上の利用分野］本発明は、並列演算を行う並列演算装置に関するもので
ある。

特開昭５９−１８４９７３号、特開昭６０−２１８１８
３号、特願昭６１−２５８１４０号、特願昭６１−２５
８１４１号で示される装置においては、撮影物の輪郭線
抽出などのために並列演算が行われる。

これらの装置では並列演算に必要となるデータが各ボー
ド間で転送される。

［従来の技術］第９図には上）ホの装置で撮影物輪郭線の抽出に使用で
きるユニット１００が示されており、データバス８０に
接続された写像ボード８１−１．８１−２・・・８１−
７７で並列演算が行われる。

これらの演算はマイクロプログラムにより行われており
、ここでは上位側のデータがデータバス８０を介してデ
ータウェイＩ／Ｆボード８２−１または８２−２から写
像ボード８１−１．８１−２・・・８１−７７へ与えら
れる。

ざらにデータウェイＩ／Ｆボード８２−１．８２−２に
はデータウェイ８３−１．８３−２からデータがデータ
ケーブル８４−１．８４−２を介して与えられる。

そして並列演算にはバッフ７メモリボード８５が使用さ
れ、必要な表示データはデータモニタボード８６からモ
ニタ８９に与えられ、る。

またユニット１００内の制御はコントローラボード８８
により行われており、そのコントローラボード８８には
ホストコンピュータ８つからコマンドケーブル９０を介
してコマンドが与えられている。

ユニット１００の立ち上げに際しては、コントローラボ
ード８８によりデータウェイＩ／Ｆボード８２−１と写
像ボード８１−１．８１−２・・・８１−７７とが指定
される。

ざらにコントローラボード８８の指令でデータウェイＩ
／Ｆボード８２−１から写像ボード８１−１．８１−２
・・・８１−７７へマイクロプログラムがロードされる
。

そのロードには３線ハンドシェイク方式が採られており
、マイクロプログラムは非同期で写像ボード８１−１．
８１−２．・・・８１−７７に与えられる。

その１多、指定されたデータウェイＩ／Ｆボード８２−
１のプログラム送出が終了するとともに全ての写像ボー
ド８１−１．８１−２・・・８１−７７のプログラムも
終了すると、写像ボード８１−１゜８１−２・・・８１
−７７−による並列演算が開始される。

ここで、各ボード間で３線ハンドシェイク方式によりデ
ータが転送されており、その方式ではＧＰ−ＩＢババス
ＩＥＥＥ−４８８バス〉が一般に使用される。

その種のバスでは最終データの送出時にＥＯＴ［発明が
解決しようとする課題］ところがこの装置においては、最終データの送出をコン
トロールボード８８やホストコンピュータ８９が確認で
きるものの、全てのボードでデータの受信実行が実際に
終了した通知は行なわれない。

このため、その終了を直ちにかつ誤りなく確認できない
。

そこで、一般のマイクロプロセッサシステムのように、
受信処理が終了したときにそのボードに割込信号を発生
させる提案が行なわれている。

しかしながら、この種の装置のように多数のボードを相
手とした割込処理が行なわれる場合には、これに相当の
実行時間が費やされるので、データ転送の速度が全体と
して著しく低下する。

本発明は上記の事情に鑑みてなされたものであり、その
目的は、並列演算に必要となるデータの転送完了を確実
にかつ迅速に確認できる並列演算装置を提供することに
ある。

［課題を解決するための手段］上記目的を達成するために本発明にかかる装置は第１図
のように構成される。

同図のデータ提供手段１１には並列演算に必要となるデ
ータが保持され、そのデータはデータ処理手段（単にデ
ータの変換や中継をするものであってもよい。）１２−
１．１２−２・・・１２−ｎへ３線ハンドシェイク方式
によりデータ線１３を介して転送される。

そしてデータ提供手段１１から各データ処理手段１２−
１．１２−２・・・１２−ｎに亘る伝号線１４が設けら
れており、データ提供手段１１については手段１５が、
全てのデータ処理手段１２−１゜１２−２・・・１２−
ｎについては手段１６−１．１６−２・・・１６−ｎが
各々設けられている。

それらのうち手段１５はデータ提供手段１１から各デー
タ処理手段１２−１．１２−２・・・１２−ｎに対し前
記データの送出を開始してからこれを完了するまでの送
信動作中にのみ、信号線１５の電位を所定の論理レベル
へ駆動する。

また手段１６−１．１６−２・・・１６−ｎは該当のデ
ータ処理手段１２−１．１２−２・・・１２−ｎが前記
データの取り込みを開始してからこれを完了するまでの
取り込み動作中にのみ、信号線１４の電位を前記レベル
へ各々駆動する。

ざらに手段１７は、信号線１４の前記駆動が行なわれな
くなったときに、前記データ転送の完了報知を行なう。

［作用］本発明では、データ提供手段１１がデータの送出を開始
したときから全てのデータ処理手段１２−’ｌ、１２−
２・・・１２−ｎがデータ取り込みを終了するまで信号
線１４の電位が所定の論理レベルへ常に維持される。

そしてデータの前記送出動作と取り込み動作の双方の終
了が信号線１４の論理レベルから確認されると、転送完
了の報知が行なわれる。

［実施例］以下、図面に基づいて本発明にかかる装置の好適な実施
例を説明する。

第２図には実施例の全体構成が示されており、にホスト
コンピュータ８９などの上位側のデータが与えられ、マ
イクロブグラムはデータウェイＩ／Ｆボード８２−１．
データバス８０を介してプログラムロード制御ボード２
１に一旦与えられる。

プログラムロード制御ボード２１ではデータウェイＩ／
Ｆボード８２−１から与えられたマイクロプログラムが
シリアルデータに変換され、ロード線２２（後述するＷ
Ｏ２−ＤＴ線及びＷＯ２・ＧＫ線からなる。コントロー
ルバス２０の信号線を利用することが好ましい。）を介
して写像ボード８１−１．８１−２・・・８１−７７ヘ
ロードされる。

写像ボード８１−１．８１−２・・・８１−７７に対す
る以上のプログラムロードそしてデータのボード間転送
はコントローラボード８８の制御下で行なわれており、
コントローラボード８８には第３図のようにデコーダ３
０．ゲート３１及び３２゜カウンタ３３．デコーダ３４
．フリップフロップ３５、ゲートバッファ３６が設けら
れる。

これらのうちデコーダ３０にはホストコンピュータ８９
から８ビツトパラレルのリセットコード（コード番号が
０ＸＦＥでＯＸが１６進数を示す。

）、コマンドコード、ＡＬＪＸコード、ソース指定コー
ド、ゲスト指定コード、スタートコード（コード番号が
０ＸＦＥ＞の順で第４図（Ａ）のように与えられる。

このデコーダ３０では、リセットコードが与えられるこ
とにより、第４図（Ｄ）のパルスが得られ、そのパルス
はゲート３１及び３２に与えられる。

そしてゲート３１及び３２にはホストコンピュータ８９
から第４図（Ｂ）のストローブパルス（ホス］・出力の
コードデータと同期している）が与えられており、その
結果、第４図（Ｄ）のパルスはゲート３１からコントロ
ールバス２０のＳＴ・ＲＥＳＥＴ線へ送出される。

またゲート３１．３２及びフリップフロップ３５により
ゲートバッファ３６が開かれ、ゲートバッファ３６を介
してそのときのコードデータがデータバス８０へ同図（
Ｃ）のように送出される。

さらにデコーダ３０へ次のコマンドコード（マイクロプ
ログラム格納のメモリ先頭アドレスを指定できる。）が
与えられると、カウンタ３２のカウントアツプによりデ
コーダ３４で第４図（Ｅ）のパルスが得られ、そのパル
スがコントロールバス２０のＳＴ−ＭＯＤ線へ送出され
る。

次いでデコーダ３０へＡＵＸコード（マイクロプログラ
ムのロード先を指定できる。Ｏ〜０ＸＦＥのときにはそ
のコードで特定された写像ボードが指定される。また０
Ｘ４Ｆのときには全ての写像ボードが指定される。）が
与えられると、第４図（Ｆ）のパルスがコントロールバ
ス２０のＳＴ・ＡＵＸ線へ送出される。

そしてデコーダ３０へソース指定コード（ＯＸ８０のと
きにデータウェイＩ／Ｆボードが指定される。）が与え
られると、第３図（Ｇ）のパルスがコントロールバス２
０の５Ｔ−８ＲＣ線へ送出され、特にコード○Ｘ４Ｆが
与えられると、ＳＴ・ＡＬＬ線へ同図（Ｇ）のパルスが
送出され、写像ボード８１−１．８１−２・・・８１−
７７が指定される。

またデコーダ３０ヘデスト指定コード（ＯＸＥＯのとき
にプログラムロード制御ボードが指定される。）が与え
られると、第４図（Ｈ）のパルスが５Ｔ−ＤＳＴ線へ送
出され、特にコード０Ｘ４Ｆが与えられると、同図（Ｇ
）のパルスがＳＴ・ＡＬＬ線へ送出されて全写像ボード
８１−１．８１−２・・・８１−７７が指定される。

このゲスト指定コードの入力はスタートコードの入力ま
で繰り返すことが可能であり、したがってその繰り返し
時には該コードのデータと第４図（Ｈ＞のパルスとが送
出される。

そして最後のスタートコードがデコーダ３０に与えられ
ると、第４図（１）のパルスが５Ｔ−３ＴＡＲＴ線へ送
出され、マイクロプログラムのダウンロードが開始され
る。

第５図にはプログラムロード制御ボード２１で行なわれ
る処理の手順がフローチャートで示されており、第６図
ではその作用例が説明されている。

例えば、ホストコンピュータ８つからコントローラボー
ド８８ヘリセットコード＝ＯＸＦＦコマンドコード−ＯＸ４０ＡＵＸコード＝ＯＸ４Ｆソース指定コード＝ＯＸ８０ゲスト指定コード−〇ＸＦＥが順に与えられると、第６図（Ａ＞、（Ｂ＞。

（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）のパルスがコ
ントロールバス２０の５Ｔ−ＲＥＳＥＴ線。

ＳＴ−ＭＯＤ線、５Ｔ−ＡＵＸ線、５Ｔ−３ＲＣ線、５
Ｔ−ＤＳＴ線、５Ｔ−３ＴＡＲＴ線、ＳＴ・ＡＬＬ線へ
各々送出される。

その際には、ＡＵＸコードで全ての写像ボード８１−１
．８１−２・・・８１−７７がプログラムロード先とし
て指定されるとともに、プログラムロ−ドの先頭アドレ
スがコマンドコードで４００番地と定められ、データウ
ェイＩ／Ｆボード８２−１がソース指定コードで送信側
のソースボードに、プログラムロード制御ボード２１が
受信側のデストボードに各々指定される。

最後に５Ｔ−３ＴＡＲＴ線へ第６図（Ｆ）のパルスが送
出されると、上位のホストコンピュータ８９側からユニ
ット１００にデータウェイ８３−１を介して第６図（Ｉ
）のマイクロプログラムが同図（Ｊ）のストローブパル
スとともに与えられる。

ユニット１００ではソースポードのデータウェイＩ／Ｆ
ボード８２−１からマイクロプログラムが送出され、デ
ストボードのプログラムロード制御ボード２１に取り込
まれる。

それらデータウェイＩ／Ｆボード８２−１とプログラム
ロード制御ボード２１との間では第６図（Ｌ）、（Ｍ）
、（Ｎ＞で示されるように３線ハンドシェイク方式でデ
ータ（マイクロプログラム本体）の送受信が行なわれ、
この送受信は同図てから開始される（第５図参照）。

そしてプログラムロード制御ボード２１では１ワード４
８ビツトのデータが２回取り込まれる毎に、それらが１
ワード６３ビツトのマイクロプログラムへ変換され、こ
のマイクロプログラムはシリアルデータとされてロード
線２２のＷＯ２−ＤＴ線へ第６図（０）のように送出さ
れる。

またこのシリアルデータとともに、同図（Ｐ）のクロッ
ク（６３本）がロード線２２のＷＯ２・ＣＫ線へ同期し
て送出される。

さらにシリアルデータとクロックの送出１卦に同図（Ｑ
）のパルスがパルスがコントロールバス２０のＷＯ２−
ＷＥ線へ送出される。

一方、前述のＡｔＪＸコードで指定された全写像ボード
８１−１．８１−２・・・８１−７７はＷＯ２・ＭＯＤ
線がＬレベルとなったときにマイクロプログラムのダウ
ンロードモードく後述のステップモード）となり、その
モードではＷＯ２−ＤＴ綿線上シリアルデータがＷＯ２
−ＣＫ線のクロツクータ受信の際に行なわれる。

このパラレルデータを送信していたデータウェイＩ／Ｆ
ボード８２−１が全てのデータを送信してその送信処理
を完了するとともに、全ての全写像ボード８１−１．８
１−２・・・８１−７７の受信処理が完了し、その結果
＊　ＲＵ　Ｎ線の電位がＨレベルとなったことがこのレ
ベル監視により確認されると、プログラムロード制御ボ
ード２１ではＷＯ２−ＭＯＤ線がＨレベルとされる（第
５図参照〉第７図には写像ボード８１−１．８１−２・
・・８１−７７の回路構成が示されており、マイクロプ
ログラムメモリ７０１（高速ＲＡＭ）から読み出された
マイクロプログラムはパイプラインレジスタ７０２に与
えられ、そのマイクロプログラムはＡＬＵ、メモリなど
で構成された演算回路７０３で実行される。

これにより写像ボード８１−１．８１−２・・・８１−
７７で並列演算が行なわれ、その結果、＠彫物輪郭の線
分が抽出される。

このシーケンサ７０４はアドバンス　マイクロデバイス
　株式会社のＡＭ２９１０に５ＴＡＲＴ入力、ＭＯＤＥ
入力、５ＴＥＰ入力を付加したものとなっており、ＭＯ
ＤＥ入力がＨレベルのときに通常のシーケンサモードが
選択される。

その通常モードでは５ＴＥＰ入力が無視され、５ＴＡＲ
Ｔ入力にパルスが与えられると、５ＴＡＲＴ−ＡＤＲ入
力に与えられた値を初期のカウント値＝ＳＴＡＲＴ−Ａ
ＤＲＸＩ６としたシーケンサ動作が開始される。

さらにパイプラインレジスタ７０２の出力データがｌＮ
５Ｔ入力に与えられると、そのデータにしたがってカウ
ント、ジャンプ、分岐などが行なわれ、その後に５ＴＯ
Ｐ命令のデータが与えられると、シーケンサ動作が停止
される。

またＭＯＤＥ入力がＬレベルのときにはステップモード
が選択され、５ＴＡＲＴ入力にパルスが与えられると、
マイクロプログラムメモリ７０１に対するシーケンサ出
力の値が５ＴＡＲＴ−ＡＤＲ×１６となる。

されてこの写像ボードが指定されたときには、ゲート７
１０の出力がフリップフロップ７０７へ与えられ、５Ｔ
−ＡＵＸ線上へ送出された第６図（Ｃ）のパルスでフリ
ップフロップ７０７の出力がゲート７１１及び７１２へ
与えられる。

その際にはＳＴ−ＭＯＤ線上へ第６図（Ｂ）のパルスで
データバス８０上のアドレスデータがフリップフロップ
７１３を介してシーケンサ７０４の５ＴＡＲＴ−ＡＤＲ
入力に与えられ、先頭アドレスが決定される。

ざらに５Ｔ−ＤＳＴ線へ送出された第６図（Ｅ）６図（
Ａ＞のパルスが５Ｔ−ＲＥＳＥＴ線に送出されると、フ
リップフロップ７０５，７０６，７０７がリセットされ
る。

そして全写像ボード８１−１．８１−２・・・８１−７
７が５Ｔ−ＡＬＬ線上へ送出された第６図（Ｇ）のパル
スで指定されたとき、またはＤＩＰスイッチ７０８の設
定アドレスとデータバス８０のアドレスとの一致がコン
パレータ７０９で確認０４では前述のステップモードが
選択される。

またＷＯ２−ＭＯＤ線でフリップフロップ７０７の出力
がゲート７１２を介してゲートバッファ７１４に与えら
れ、これによりバッファ７１４が開かれる。

シフトレジスタ７１５ではＷＯ２−ＤＴ線へ送出された
第６図（０）の６３ビツトシリアルデータがＷＯ２−Ｃ
Ｋ線へ同期送出された６３本のクロックを用いてパラレ
ルデータに変換され、その変換で得られた６３ビツトパ
ラレルのマイクロプログラムはバッファ７１４を介して
マイクロプログラムメモリ７０１に与えられる。

次いでＷＯ２−ＷＥ線へ送出された第６図（Ｑ）のパル
スがゲート７１１へ与えられると、その出力がマイクロ
プログラムメモリ７０１とシーケンサ７０４の５ＴＥＰ
入力に与えられる。

これによりマイクロプログラムメモリ７０１ではシフト
レジスタ７１５のパラレルなマイクロプログラムが書き
込まれ、シーケンサ７０４ではこ（Ｆ）のパルスでゲー
ト７１６が開かれてＷＯ２・ＭＯＤ線のレベルでゲート
７１７の出力がゲート７１６を介しシーケンサ７０４の
５ＴＡＲＴ入力に与えられるので、シーケンサ出力アド
レスのカウントアツプは前述のように５ＴＡＲＴ−ＡＤ
ＲＸ１６を初期値として行なわれる。

以上の動作が繰り返されて写像ボード８１−１゜８１−
２・・・８１−７７に全てのマイクロプログラムが１ワ
一ド６３ビツト単位でダウンロードされると、ＷＯ２−
ＭＯＤ線が前述のようにＨレベルとなり、シーケンサ７
０４で前述の通常モードが選択される。

その通常モードではデストボードがプログラムロード制
御ボード２１以外となり、プログラムロード制御ボード
２１以外がソースボードやデストボードとして指定され
る。

写像ボード８１−１．８１−２・・・８１−７７が通常
モード中に５Ｔ−３ＲＣ線または５Ｔ−ＤＳＴのパルス
でソースポードまたはデストボードとして指定されると
、ＤＩＲスイッチ７０８及びコンパレータ７０９により
フリップフロップ７０５゜７０６が動作し、フリップフ
ロップ７０５．７０；ムで開かれたゲート７１６を介し
て５Ｔ−３ＴＡＲＴ線のパルスがシーケンサ７０４に与
えられ、データ転送が３線ハンドシェイク方式で開始さ
れる。

このため、演算回路７０３にはフリップフロップ７０５
，７０６の出力が与えられ、さらにデータバス８０のデ
ータがフリップ７０ツブ７１８を介して与えられる。

そして３線ハンドシエイクには演算回路７０３に接続さ
れたコントロールバス２０のｌ５ＴＢ線。

ＲＤＹ線、ＡＣＫ線が使用され、これらには第６図（Ｌ
）、（Ｍ）、（Ｎ＞の３線ハンドシエイク用パルスが送
出される。

また、＊ＳＴＢ線、ＲＤＹ線、ＡＣＫ線とともに、前記
＊ＲＵＮ線が第７図のようにコントロールバス２０に併
設されている。

この＊ＲＵＩＩは動作中のボードによりしレベルの電位
へ駆動されており、写像ボード８１−１゜８１−２・・
・８１−７７では他のボードと同様に＊ＳＴＢ線、ＲＤ
Ｙ線、ＡＣＫ線とともに抵抗でプルアップされる。

その制御でデータの送受信処理中にＩＲＵＮ線がＬレベ
ルの電位に駆動され、この処理が完了するとそのレベル
駆動が終了され、ＩＲＵＮ線の電位がＨレベルに復帰す
る。

第８図ではあるボードから他のボードへデータを送信す
る通常モード時の作用が説明されておつく受信側のボー
ドが複数であってもよい）、同図（Ａ）のようにデータ
送信側のボードが指定されると、この送信側ボードでＩ
ＲＵＮ線の電位がＬレベルへ同図（Ｄ）のように駆動さ
れる。

ざらに同図（Ｂ）のように送信側ボードからデータが送
出され、同図（Ｃ）のようにストローブ信号のレベルが
送信側ボードによりＬレベルとされる。

受信側ボードではそのレベルから送信側ボードのデータ
送出開始が確認され、その受信側ボードにより＊ＲＵＮ
ｌｌｌが同図（Ｇ）のようにＬレベルへ駆動される。

そしてこのときのデータの受信が終了すると、ルとなり
、バス上では同図（Ｈ＞のように＊ＲＵＮ線はＬレベル
のままとなっている。

また３線ハンドシエイクのデータ転送が行なわれている
間においても、同図（Ｄ＞のように＊ＲＵＮ線が送信側
ボードによりＬレベルへ駆動されているので、このとき
も＊ＲｔＪＮ線レベルはそのＬレベルに保持される。

その１卦、送信側ボードから最終のデータが送出され、
そのデータの格納完了が受信側ボードから送信側ボード
へ同図（Ｆ）のＡＣＫ信号により通知されると、送信側
ボードにより＊Ｒｔ、ＩＮ線のＬレベル駆動が終了され
る。

そのときにはＩＲＬＪＮ線のＬレベル駆動が受信側ボー
ドにおいて終了しておらず、受信側ボードで受信処理が
完了したときに、この駆動が終了してＩＲｔＪＮ線の電
位がＨレベルに復帰する。

このように送信側のボードから受信側のボードに対する
データの転送が開始されてから受信側ボードでデータ取
り込みの受信処理が完了するまで、ＩＲＵＮ線の電位が
第８図（Ｈ）のように常時Ｌ８８からホストコンピュー
タ８９へ報知される。

なお、送信側として指定されたボードを実装していなか
った場合には、＊ＲＵＮ線がＬレベルとならず、ボード
指定時の＊ＲＵＮ線レベル監視により送信側ボードの未
実装がコントローラボード８８で検知される。

以上説明したように本実施例によれば、データの転送開
始時からその完了時までの期間に亘つてｔＲｔＪＮ線の
電位が少なくとも送信側（プログラムロード制御ボード
２１）と受信側（写像ボード８１−１．８１−２・・・
８１−７７＞のいずれかで常時Ｌレベルに駆動され、双
方の処理完了時に＊ＲＵＮ線の電位がＨレベルに復帰す
るので、この復帰監視によりデータ転送の完了を直ちに
かつ誤りなくホストコンピュータ８９へ通知できる。

［発明の効果］以上説明したように本発明によれば、槽数のデータ転送
先とこれらに対するデータ転送元とが共通の信号線をそ
れらの動作中に所定の論理レベルへ各々駆動し、それら
のいずれかでも動作中のときには信号線がそのレベルに
保持されるので、信号線の論理レベルからデータ転送の
完了を直ちにかつ確実に検知できる。

【図面の簡単な説明】

第１図は発明の原理説明図、第２図は実施例の全体構成説明図、第３図はコントローラボードの回路構成説明図、第４図
はコントローラボードの作用を説明する信号波形図、第５図はプログラムロード制御ボードの処理手順を示す
フローチャート、第６図はプログラム制御ボードの作用例を説明する信号
波形図、第７図は写像ボードの回路図、第８図は実施例のボード間データ転送の作用を説明する
信号波形図、第９図は従来装置の構成説明図である。２０・・・コントロールバス、２１・・・プログラムロード制御ボード２２・・・ロー
ド線８１−１．８１−２・・・８１−７７・・・写像ボード８２−１．８２−２・・・データウェイＩ／Ｆボード８８・・・コントローラボード８９・１００・７０１・７０２・７０３・７０４・７１９・・・ホストコンピュータ ◆争ユニット・・マイクロプログラムメモリ・・パイプラインレジスタ・・演算回路・・シーケンサ・・オープンコレクタドライバ

Claims

【特許請求の範囲】並列演算に必要となるデータの提供手段（１１）から該
データが複数のデータ処理手段（１２−１，１２−２・
・・１２−ｎ）へ３線ハンドシェイク方式によりデータ
線（１３）を介して転送される並列演算装置において、データ提供手段（１１）から各データ処理手段（１２−
１，１２−２・・・１２−ｎ）に亘る信号線（１４）と
、データ提供手段（１１）が前記データの送出動作を行な
っているときにのみ信号線（１４）の電位を所定の論理
レベルへ駆動する手段（１５）と、対応のデータ処理手
段（１２−１，１２−２・・・１２−ｎ）が前記データ
の取り込み動作を行なっているときにのみ信号線（１４
）の電位を前記レベルへ各々駆動する複数の手段（１６
−１，１６−２・・・１６−ｎ）と、信号線（１４）電位の前記駆動が停止したときに前記デ
ータの転送完了を報知する手段（１７）と、が設けられたことを特徴とする並列演算装置。