JPH0223422A - 並列演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 ［概要］ 本発明は、 マイクロプログラムによる演１１ｉ理が各単位演算回路
で同時に行なわれる並列演算装置にかかり、特にマイク
ロプログラムが各単位演算回路にロードされる並列演算
装置に関するものであり、マイクロプログラムの選択的
なロードを効率的に行える並列演算装置の提供を目的と
し、このため、マイクロプログラムによる演算を同時に
行なう複数の単位演算手段と、指定された単位演算手段
にマイクロプログラムをロードするプログラムロード手
段と、外部の指示に従い、全ての単位演算手段を同一プ
ログラムのロード先として指定してから他プログラムの
ロード先を個別指定するロード先指定手段と、を有する
、ことを特徴とする。

［産業上の利用分野］ 本発明は、マイクロプログラムによる演算処理が各単位
演算回路で同時に行なわれる並列演算装置にかかり、特
にマイクロプログラムが各単位演算回路にロードされる
並列演算装置に関するものでおる。

特開昭５９−１８４９７３号、特開昭６０−２１８１８
３号、特願昭６１−２５８１４０号、特願昭６１−２５
８１４１号等で示される装置では、躍影物の輪郭線抽出
などのために並列演算が行なわれる。

これらの装置で単位演算回路として用いられる各ボード
では、マイクロプログラムがＲＡＭにロードされ、それ
らのＲＡＭから読み出されたマイクロプログラムの同時
実行で並列演算が行なわれる。

そのＲＡＭにロードすべきマイクロプログラムは任意に
変更でき、したがって装置の自由度が高められる。

しかも、高速で消費電力が少ないメモリとしてはＲＡＭ
の方がＲＯＭより好適であり、また入手も容易であるの
で、装置の設計や製造上で有利でとなる。

［従来の技術］ 第８図には上述の装置で躍彰物輪郭線の抽出に使用でき
るユニット８０が示されており、データバス８１に接続
された写像ボード８２−１．８２−２・・・８２−７７
による演算の同時実行で並列演算が行なわれる。

そしてこれらの演算はマイクロプログラムにより行なわ
れ、ホストコンピュータ８３側のマイクロプログラムは
データバス８１を介して写像ボード８２−１．８２−２
・・・８２−７７へロードされる。

このホストコンピュータ８３からユニット８０のコント
ローラボード８４に各種のコマンドが与えられ、そのコ
マンドにしたがい、ユニット８０内の制御はコントロー
ラボード８４により行なわれる。

第９図には第８図のユニット８０で単位演算回路を構成
する写像ボード８２−１．８２−２・・・８２−７７が
示されており、データバス８１へ送出されたマイクロプ
ログラムは高速ＲＡＭで構成されたマイクロプログラム
メモリ７０１ヘゲートバツフア７１４（スリーステート
バッファ）を介して書込まれる。

そしてマイクロプログラムメモリ７０１から読み出され
たマイクロプログラムはパイプラインレジスタ７０２を
介して演算回路７０３　（ＡＬＵ。

メモリ等からなる）へ与えられ、演算回路７０３ではそ
のマイクロプログラムによる処理が行なわれる。

さらにパイプラインレジスタ７０２の出力データがシー
ケンサ７０４に与えられており、シーケンサ７０４では
その入力データによりマイクロプログラムメモリ７０’
ｌの読み出しアドレスが得られる。

［発明が解決しようとする課題］ ここで、データバス８１を介してマイクロプログラムが
マイクロプログラムメモリ７０１にロードされるので、
そのマイクロプログラムのビット幅は、データバス８１
のビット幅以下に制限される。

したがってシステムの構築上でデータバス８１のビット
幅が制約される場合には、マイクロプログラムのビット
幅がそれ以下に制限され、システムの性能をより高める
ことが困難となる。

そこで第１０図の装置が提案されており、ユニット８０
にはマイクロプログラムのロード線８５が設けられる。

そしてこのロード線８５にはホストコンビュータ８３か
らシリアルデータのマイクロプログラムが送出され、そ
のマイクロプログラムは写像ボード８２−１．８２−２
・・・８２−７７に与えられる。

第１１図には写像ボード８２−１．８２−２・・・・８
２−７７の構成が示されており、演算回路７０３が接続
されるデータバス８１は４８ビット幅とされ、マイクロ
プログラムメモリ７０１から読み出されて演算回路７０
３へ与えられるマイクロプログラムは、水平型の６３ビ
ット幅とされる。

そしてホストコンピュータ８３が送出した６３ビツト１
ワードのマイクロプログラムはロード線８５を用いてシ
フトレジスタ７１５へシリアル送信され、パラレルデー
タに変換される。

ざらにシフトレジスタ７１５でパラレルデータに変換さ
れたマイクロプログラム７０１はゲートバッファ７１４
を介してマイクロプログラムメモリ７０１に書き込まれ
る。

したがって、演算回路７０３で６３ビット幅のマイクロ
プログラムが実行されるにもかかわらず、データバス８
１には４８ビット幅のものを使用できる。

このためデータバス８１の拡張が不要となり、システム
の設計や構築が容易となり、その製造コストを大幅に引
き下げることも可能となる。

また、６３ビツト以下の任意のビット幅でマイクロプロ
グラムをマイクロプログラムメモリ７０１にロードでき
るので、システムの柔軟性を高めることも可能となる。

ざらに、従来に対して追加すべきものが基本的にロード
線２２及びシフトレジスタ７１５のみとなるので、基板
上で実装のスペースが制約されることはなく、また製造
コス１〜の上昇を招くこともない。

ここで、写像ボード８２−１．８２−２・・・８２−７
７に同一のマイクロプログラムをロードするときには全
ての写像ボード８２−１．８２−２・・・８２−７７が
送出プログラムを受信する方法が採られ、あるいは、全
ての写像ボード８２−１．８２−２・・・８２−７７に
同一のマイクロプログラムをロードしないときにはそれ
らが逐次指定されて該当プログラムを送出する方法が採
られる。

しかしながら、写像ボード８２−１．８２−２・・・８
２−７７のうち、一部にのみ他と異なるマイクロプログ
ラムをロードする必要が生じた場合には、後者の方法が
採られるので、プログラムロードに長時間を要していた
。

本発明はこの事情に鑑みてなされたものであり、その目
的は、上記の場合のようなマイクロプログラムの選択的
なロードを効率的に行える並列演算装置を提供すること
にある。

［課題を解決するための手段］ 上記目的を達成するために本発明にかかる装置は第１図
のように構成される。

同図の単位演算手段１１−１．１１−２・・・１１−ｎ
は、マイクロプログラムによる演算を同時に行なう。

また、プログラムロード手段１２は、単位演算手段１１
−１．１１−２・・・１１−ｎのうち、指定されたもの
にマイクロプログラムをロードする。

そしてロード先指定手段１３は、外部の指示に従い、全
ての単位演算手段１１−１．１１−２・・・１１−ｎを
同一プログラムのロード先として指定してから他プログ
ラムのロード先を個別指定する。

［作用］ 本発明では、マイクロプログラムがロード先指定手段１
３で指定された単位演算手段１１−１゜１１−２・・・
１１−ｎヘプログラムロード手段１２によりロードされ
る。

そして全ての単位演算手段１１−１．１１−２・・・１
１−ｎへ同一のマイクロプログラムが先ずロードされ、
次に他のマイクロプログラムが個別指定の単位演算手段
１１−１．１１−２・・・１１−ｎヘロードされる。

［実施例］ 以下、図面に基づいて本発明にかかる装置の好適な実施
例を説明する。

第２図には実施例の全体構成が示されており、データバ
ス８１にコントロールバス２０が並設されている。

そしてユニット８０のデータモニタボード１５で得られ
た表示データはモニタ１６に与えられており、バッファ
メモリボード１７は並列演算の際に利用される。

ざらにホストコンピュータ８３からコントローラボード
８４にはコマンドケーブル１８を介してコマンドが与え
られる。

またデータケーブル１９−１．１９−２に接続されたデ
ータウェイ２１−１．２１−２からデータウェイＩ／Ｆ
ボード２２−１．２２−２へホストコンピュータ８３な
ど上位側のデータが与えられ、ホストコンピュータ８３
送出のマイクロブグラムはデータウェイＩ／Ｆボード２
２−１及びデータバス８１を介してプログラムロード制
御ボード２３に与えられる。

プログラムロード制御ボード２３ではデータウェイＩ／
Ｆボード２２−１から与えられたマイクロプログラムが
シリアルデータに変換され、そのプログラムはロード線
８５（コントロールバス２０の信号線を利用することが
好ましい。）を介して写像ボード８２−１．８２−２・
・・８２−７７へロードされる。

写像ボード８２−１．８２−２・・・８２−７７に対す
る以上のプログラムロードはコントローラボード８４の
制御下で行なわれており、コントローラボード８４には
第３図のようにデコーダ３０゜ゲート３１及び３２．カ
ウンタ３３．デコーダ３４、フリップフロップ３５．ゲ
ートバッファ３６が設けられる。

これらのうちデコーダ３０にはホストコンピュータ８３
から８ビツトパラレルのリセットコード（コード番号が
０ＸＦＥでＯＸが１６進数を示す。）、コマンドコード
、ＡＵＸコード、ソース指定コード、デスト指定コード
、スタートコード（コード番号が０ＸＦＥ）の順で第４
図（Ａ）のように与えられる。

このデコーダ３０では、リセットコードが与えられるこ
とにより、第４図（Ｄ＞のパルスが得られ、そのパルス
はゲート３１及び３２に与えられる。

そしてゲート３１及び３２にはホストコンピュータ８３
から第４図（Ｂ）のストローブパルス（ホスト出力のコ
ードデータと同期している）が与えられており、その結
果得られた第４図（Ｄ）のパルスはゲート３１からコン
トロールバス２０の５Ｔ−ＲＥＳＥＴ線へ送出される。

また、ゲート３１．３２及びフリップフロップ３５によ
りゲートバッファ３６が開かれ、ゲートバッファ３６を
介してそのときのコードデータがデータバス８１へ同図
（Ｃ）のように送り出される。

ざらにデコーダ３０へ次のコマンドコード（マイクロプ
ログラム格納のメモリ先頭アドレスを指定できる。すな
わち、ロードすべきマイクロプログラムを指定できる。

）が与えられると、カウンタ３２のカウントアツプによ
りデコーダ３４で第４図（Ｅ）のパルスが得られ、その
パルスがコントロールバス２０のＳＴ−ＭＯＤ線へ送り
出される。

次いでデコーダ３０へＡＵＸコード（マイクロプログラ
ムのロード先を指定できる。０−ＯＸ４Ｅのときにはそ
のコードで特定された写像ボードが指定される。また０
Ｘ４Ｆのときには全ての写像ボードが指定される。）が
与えられると、第４図（Ｆ）のパルスがコントロールバ
ス２０のＳＴ・ＡＵＸ線へ送出される。

そしてデコーダ３０へソース指定コード（０’Ｘ８０の
ときにデータウェイＩ／Ｆボードが指定される。）が与
えられると、第３図（Ｇ）のパルスがコントロールバス
２０の５Ｔ−３ＲＣ線へ送出され、特にコード０Ｘ４Ｆ
が与えられると、ＳＴ・ＡＬＬ線へ同図（Ｇ）のパルス
が送出され、写像ボード８２−１．８２−２・・・８２
−７７が指定される。

またデコーダ３０ヘデスト指定コード（ＯＸＥＯのとき
にプログラムロード制御ボードが指定される。）が与え
られると、第４図（１−１＞のパルスが・５Ｔ−ＤＳＴ
線へ送出され、特にコード０Ｘ４Ｆが与えられると、同
図（Ｇ）のパルスがＳＴ・ＡＬＬ線へ送出されて全写像
ボード８２−１．８２−２・・・８２−７７が指定され
る。

このデスト指定コードの入力はスタートコードの入力ま
で繰り返すことが可能であり、したがってその繰り返し
時には該コードのデータと第４図（Ｈ）のパルスとが送
出される。

そして最後のスタートコードがデコーダ３０に与えられ
ると、第４図（Ｉ）のパルスが５Ｔ−８ＴＡＲＴ線へ送
出され、マイクロプログラムのダウンロードが開始され
る。

第５図にはプログラムロード制御ボード２３で行なわれ
る処理の手順がフローチャートで示されており、第６図
ではその作用例が説明されている。

例えば、ホストコンピュータ８３からコントローラボー
ド８４ヘ リセットコード　＝ＯＸＦＦ コマンドコード　＝ＯＸ４０ ＡＵＸコード　　＝ＯＸ４Ｆ ソース指定コード＝ｏｘｓ。

デスト指定コード＝ＯＸ８４ スタートコード＝ＯＸＦＥ が順に与えられると、第６図（Ａ＞、（Ｂ）。

（Ｃ）、（Ｄ＞、（Ｅ）、（Ｆ）、（Ｇ）のパルスがコ
ントロールバス２０の５Ｔ−ＲＥＳＥＴ線。

ＳＴ−ＭＯＤ線、５Ｔ−ＡＵＸ線、５Ｔ−３ＲＣ線、５
Ｔ−ＤＳＴ線、５Ｔ−３ＴＡＲＴ線、ＳＴ・ＡＬＬ線へ
各々送出される。

その際には、ＡＵＸコードで全ての写像ボード８２−１
．８２−２・・・８２−７７がプログラムロード先とし
て指定されるとともに、プログラムロードの先頭アドレ
スがコマンドコードで４００番地と定められ、データウ
ェイＩ／Ｆボード２２−１がソース指定コードで送信側
のソースボードに、プログラムロード制御ボード２３が
受信側のデストボードに各々指定される。

最後に、５Ｔ−３ＴＡＲ線へ第６図（Ｆ）のパルスが送
り出されると、上位のホストコンピュータ８３側からユ
ニット８０にデータウェイ２１−１を介して第６図（１
）のマイクロプログラムが同図（Ｊ）のストローブパル
スとともに与えられる。

以上のようにして全ての写像ボード８２−１゜８２−２
・・・８２−７７に対する同一プログラムのロードをホ
ストコンピュータ８３が命令できるが、写像ボード８２
−１．．８２−７７にのみ、あるプログラムをロードし
て残りの全写像ボード８２−２・・・に他のプログラム
をロードする場合には、全ての写像ボード８２−１．８
２−２・・・８２−７７に対する同一プログラムのロー
ドが最初に命令され、次に写像ボード８２−１．８２−
７７のみに対する他のプログラムのロードが逐次命令さ
れるものとなる。

なお、その際には前述のコマンドコードでロードすべき
プログラムが、またＡＵＸコードでロード先が各々指定
される。

ユニット８０ではソースポードのデータウェイＩ／Ｆボ
ード２２−１からマイクロプログラムのが送出され、デ
ストボードのプログラムロード制御ボード２３に取り込
まれる。

それらデータウェイＩ／Ｆボード２２−１とプログラム
ロード制御ボード２３との間では第６図（Ｌ）、（Ｍ＞
、（Ｎ＞で示されるように３線ハンドシ工イク方式でデ
ータ（マイクロプログラム本体）の送受信が行なわれ、
この送受信は同図（Ｅ）のパルスでコントロールバス２
０のＷＯ２・ＭＯＤ線が同図（Ｈ＞のようにＬレベルと
なってから開始される（第５図参照）。

そしてプログラムロード制御ボード２３では１ワード４
８ビツトのデータが２回取り込まれる毎に、それらが１
９−ドロ３ビツトのマイクロプログラムへ変換され、こ
のマイクロプログラムはシリアルデータとされてロード
線８５のＷＯ２−ＤＴ線へ第６図（０）のように送出さ
れる。

またこのシリアルデータとともに、同図（Ｐ）のクロッ
ク（６３本）がロード線８５のＷＯ２・ＣＫ線へ同期し
て送出される。

ざらにシリアルデータとクロックの送出後に同図（Ｑ）
のパルスがパルスがコントロールバス２０のＷＯ２−Ｗ
Ｅ線へ送出される。

一方、前述のＡＵＸコードで指定された全写像ボード８
２−１．８２−２・・・８２−７７はＷＯ２・ＭＯＤ線
がＬレベルとなったときにマイクロプログラムのダウン
ロードモード（後述のステップモード）となり、そのモ
ードではＷＯ２−ＤＴ線上のシリアルデータがＷＯ２−
ＣＫ線のクロックにより６３ビツトのパラレルデータに
変換されてメモリロードされる。

そして動作中の各ボードで電位がＬレベルに駆動される
＊ＲＵＮ線のレベル監視が各パラレルデータ受信の際に
行なわれる。

このパラレルデータを送信していたデータウェイ１／Ｆ
ボード２２−１が全てのデータを送信してその送信処理
を完了するとともに、全ての全写像ボード８２−１．８
２−２・・・８２−７７の受信処理が完了し、その結果
、＊ＲｔＪＮ線の電位がＨレベルとなったことがこのレ
ベル監視により確認されると、プログラムロード制御ボ
ード２３ではＷＯ２−ＭＯＤ線がＨレベルとされる（第
５図参照）。

第７図には写像ボード８２−１．８２−２・・・８２−
７７の回路構成が示されており、マイクロプログラムメ
モリ７０１〈高速ＲＡＭ）から読み出されたマイクロプ
ログラムはパイプラインレジスタ７０２に与えられ、そ
のマイクロプログラムはＡＬＵ、メモリなどで構成され
た演算回路７０３で実行される。

これにより写像ボード８２−１．８２−２・・・８２−
７７で並列演算が行なわれ、その結果、搬影物輪郭の線
分が抽出される。

そしてマイクロプログラムメモリ７０１の読み出しアド
レスはシーケンサ７０４の出力により指定される。

このシーケンサ７０４はアドバンス　マイクロデバイス
　株式会社のＡＭ２９１０に５ＴＡＲＴ入力、ＭＯＤＥ
入力、５ＴＥＰ入力を付加したものとなっており、ＭＯ
，ＤＥ大入力Ｈレベルのときに通常のシーケンサモード
が選択される。

その通常モードでは５ＴＥＰ入力が無視され、５ＴＡＲ
Ｔ入力にパルスが与えられると、５ＴＡＲＴ−ＡＤＲ入
力に与えられた値を初期のカウント値＝ＳＴＡＲＴ−Ａ
ＤＲｘ１６としたシーケンサ動作が開始される。

さらにパイプラインレジスタ７０２の出力データがｌＮ
５Ｔ入力に与えられると、そのデータにしたがってカウ
ント、ジャンプ、分岐などが行なわれ、その俊に５ＴＯ
Ｐ命令のデータが与えられると、シーケンサ動作が停止
される。

またＭＯＤＥ入力がＬレベルのときにはステラＲＸ１６
となる。

このモードで動作中に５ＴＥＰ入力にパルスが与えられ
ると、そのパルス毎に上記シーケンサ出力がカウントア
ツプされる。

以上のユニットデータバス８０に電源が投入されると、
マイクロプログラムのダウンロードが開始され、その際
には第６図（Ａ）のパルスがＳＴ・ＲＥＳＥＴ線に送出
されてフリップフロップ７０５．７０６．７０７がリセ
ットされる。

そして全写像ボード８２−１．８２−２・・・８２−７
７が５Ｔ−ＡＬＬ線上へ送出された第６図（Ｇ）のパル
スで指定されたとき、またはＤＩＰスイッチ７０８の設
定アドレスとデータバス８０のアドレスとの一致がコン
パレータ７０９で確認されてこの写像ボードが指定され
たときには、ゲート７１０の出力がフリップフロップ７
０７へ与えられ、５Ｔ−ＡＵＸ線上へ送出された第６図
（Ｃ）のパルスでフリップフロップ７０７の出力がゲー
ト７１１及び７１２へ与えられる。

その際にはＳＴ−ＭＯＤ線上へ第６図（Ｂ）のレスが決
定される。

ざらに５Ｔ−ＤＳＴ線へ送出された第６図（Ｅ）のパル
スでプログラムロード制御ボード２３が指定され、その
プログラムロード制御ボード２３にヨリ第６図（Ｈ）の
ようにＷＯ２−ＭｏＤ線でＭＯＤＥ入力がＬレベルとな
るので、シーケンサ７０４では前述のステップモードが
選択される。

またＷＯ２−ＭＯＤ線でフリップフロップ７０７の出力
がゲート７１２を介してゲートバッフ７７１４に与えら
れ、これによりバッフ７７１４が開かれる。

シフトレジスタ７１５ではＷＯ２−ＤＴ線へ送出された
第６図（０）の６３ビツトシリアルデータがＷＯ２−Ｃ
Ｋ線へ同期送出された６３本のクロックを用いてパラレ
ルデータに変換され、その変換で得られた６３ビツトパ
ラレルのマイクロプログラムはバッファ７１４を介して
マイクロプログラムメモリ７０１に与えられる。

次いでＷＯ２−ＷＥ線へ送出された第６図（Ｑ）のパル
スがゲート７１１へ与えられると、その出；１１力がマ
イクロプログラムメモリ７０１とシーケンサ７０４の５
ＴＥＰ入力に与えられる。

これによりマイクロプログラムメモリ７０１ではシフト
レジスタ７１５のパラレルなマイクロプログラムが書き
込まれ、シーケンサ７０４ではこのパルスの立下がりで
カウントアツプが行なわれ、マイクロプログラムメモリ
７０１に対する出力のアドレスがインクリメントされる
。

但し、５Ｔ−３ＴＡＲＴ線へ送出された第６図（Ｆ）の
パルスでゲート７１６が開かれてＷＯ２・ＭＯＤ線のレ
ベルでゲート７１７の出力がゲート７１６を介しシーケ
ンサ７０４の５ＴＡＲＴ入力に与えられるので、シーケ
ンサ出力アドレスのカウントアツプは前述のように５Ｔ
ＡＲＴ−ＡＤＲＸ１６を初期値として行なわれる。

以上の動作が繰り返されて写像ボード８２−１゜８２−
２・・・８２−７７に全てのマイクロプログラムが１ワ
一ド６３ビツト単位でダウンロードされると、ＷＯ２−
ＭＯＤ線が前述のようにＨレベルとなり、シーケンサ７
０４で前述の通常モードが選択される。

に接続されたコントロールバス２０のｌ５ＴＢ線。

ＲＤＹ線、ＡＣＫ線が使用され、これらには第６図（Ｌ
）、（Ｍ）、（Ｎ）の３線ハンドシエイク用パルスが送
出される。

写像ボード８２−１．８２−２・・・８２−７７が通常
モード中に５Ｔ−８ＲＣ線または５Ｔ−ＤＳ王のパルス
でソースボードまたはデストボードとして指定されると
、ＤＩＲスイッチ７０８及びコンパレータ７０９により
フリップフロップ７０５゜７０６が動作し、フリップフ
ロップ７０５，７０６で開かれたゲート７１６を介して
５Ｔ−３ＴＡＲＴ線のパルスがシーケンサ７０４に与え
られ、データ転送が３線ハンドシ工イク方式で開始され
る。

このため、演算回路７０３にはフリップフロップ７０５
，７０６の出力が与えられ、ざらにデータバス８０のデ
ータがフリップフロップ７１８を介して与えられる。

そして３線ハンドシエイクには演算回路７０３ルの電位
へ駆動されており、写像ボード８２−１゜８２−２・・
・８２−７７では他のボードと同様に＊ＳＴＢ線、ＲＤ
Ｙ線、ＡＣＫ線とともに抵抗でプルアップされる。

ざらに１ＳＲＪＪＮ線はオープンコレクタドライバ７１
９によりＬレベルの電位へボード動作時に駆動され、オ
ープンコレクタドライバ７１９は演算回路７０３により
制御される。

その制御でデータの送受信処理中にｔＲＵＮ線がＬレベ
ルの電位に駆動され、その俊にこの処理が完了すると、
レベル駆動が終了され、ＩＲＵＮ線の電位がＨレベルに
復帰する。

そして、＊ＲＬＩＮ線の電位がＨレベルに復帰して転送
完了が確認されると、コントローラボード８４からホス
トコンピュータ８３へ報知される。

なお、送信側として指定されたボードを実装していなか
った場合には、ＩＲＵＮ線がＬレベルとならず、ボード
指定時のＩＲＵＮ線レベ線上ベル監視送信側ボードの未
実装がコントローラボード８４で検知される。

以上のように、ホストコンピュータ８３が送出した６３
ビツト１ワードのマイクロプログラムはプログラムロー
ド制御ボード２３でシリアルデータに変換され、ロード
線８５へ送出される。

そしてそのマイクロプログラムはロード線２２からシフ
トレジスタ７１５へ与えられ、パラレルデータに変換さ
れる。

さらにシフトレジスタ７１５でパラレルデータに変換さ
れたマイクロプログラム７０１はゲートバッファ７１４
を介してマイクロプログラムメモリ７０１に書き込まれ
る。

したがって、演算回路７０３で６３ビット幅のマイクロ
プログラムが実行されるにもかかわらず、データバス８
１には４８ビット幅のものを使用できる。

このためデータバス８１の拡張が不要となり、システム
の設計や構築が容易となり、そのｖ！４４造コストコス
トに引き下げることも可能となる。

また、６３ビツト以下の任意のビット幅でマイクロプロ
グラムをマイクロプログラムメモリ７０１にロードでき
るので、システムの柔軟性を高めることも可能となる。

ざらに、従来に対して追加すべきものが基本的ここで、
システムの立ち上げ時にホストコンピュータ８３から所
定のコード列が入力されることにより、コマンドコード
指定の全写像ボード８２−ｉ、８２−２・・・８２−７
７にＡＵＸコード指定の同一マイクロプログラムが最初
にロードされる。

そして次のコード列で指定された写像ボード８２−１．
８２−２・・・８２−７７のいずれかに同コード列指定
の他プログラムがロードされ、その結果、この個別指定
のものについてのみ、マイクロプログラムが書き替えら
れる。

このため、写像ボード８２−１．８２−２・・・８２−
７７の一部にのみ他と異なるマイクロプログラムをロー
ドする場合、この選択的なロードを効率的に行うことが
可能となる。

また、ホストコンピュータ８３のコマンドにしたがって
コントローラボード８４がマイクロプログラムのロード
を管理するので、その管理のための特別な処理をホスト
コンピュータ８３が行なうことはなく、したがってシス
テムの立ち上げ時にホストコンピュータ８３の負荷を著
しく軽減できる。

［発明の効果］ 以上説明したように本発明によれば、全ての単位演算手
段に同一のマイクロプログラムを一部ロードしてから一
部に対しては別のマイクロプログラムを個別にロードし
てその書替えを行なうので、この種の選択的なプログラ
ムロードを効率的に行なうことが可能となる。

【図面の簡単な説明】

第１図は発明の原理説明図、 第２図は実施例の全体構成説明図、 第３図は実施例におけるコントローラボードの回路構成
説明図、 第４図は実施例におけるコントローラボードの作用を説
明する信号波形図、 第５図はプログラムロード制御ボードの処理手順を示す
フローチャート、 第６図はプログラム制御ボードの作用例を説明する信号
波形図、 第７図は実施例における写像ボードの回路図、第８図は
従来装置の全体構成説明図、 第９図は従来装置における写像ボードの構成説明図、 第１０図は提案装置の全体構成説明図、第１１図は提案
装置にお（プる写像ボードの構成説明図である。 ７１９・・ ・オープンコレクタドライバ

Claims (1)

1. 【特許請求の範囲】 マイクロプログラムによる演算を同時に行なう複数の単
   位演算手段（１１−１，１１−２・・・１１−ｎ）と、 指定された単位演算手段（１１−１，１１−２・・・１
   １−ｎ）にマイクロプログラムをロードするプログラム
   ロード手段（１２）と、 外部の指示に従い、全ての単位演算手段（１１−１，１
   １−２・・・１１−ｎ）を同一プログラムのロード先と
   して指定してから他プログラムのロード先を個別指定す
   るロード先指定手段（１３）と、 を有する、ことを特徴とする並列演算装置。