JPH02235351A - 半導体チップの組立体 - Google Patents

半導体チップの組立体

Info

Publication number
JPH02235351A
JPH02235351A JP2018123A JP1812390A JPH02235351A JP H02235351 A JPH02235351 A JP H02235351A JP 2018123 A JP2018123 A JP 2018123A JP 1812390 A JP1812390 A JP 1812390A JP H02235351 A JPH02235351 A JP H02235351A
Authority
JP
Japan
Prior art keywords
tape
bonding pads
semiconductor chip
row
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018123A
Other languages
English (en)
Other versions
JPH07111984B2 (ja
Inventor
James A Bilowith
ジエームズ・アンドリユー・ビロウイズ
Edward J Dombroski
エドワード・ジヨン・ドンブロスキイ
William H Guthrie
ウイリアム・ヒユーレツト・ガースリイ
Richard W Noth
リチヤード・ウイリアム・ノース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02235351A publication Critical patent/JPH02235351A/ja
Publication of JPH07111984B2 publication Critical patent/JPH07111984B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/451Multilayered leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/453Leadframes comprising flexible metallic tapes

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、半導体デバイスのキャリア・テープ、より詳
細に言えば、従来の接合用パッドよりも高密度で配列さ
れた接合用パッドを持つ半導体チップを含む新規なテー
プ結合半導体デバイスと、そのような新規な半導体デバ
イスに対して、より高密度の人/出力用のリード線を有
するキャリア・テープを結合する方法とに関する. B.従来の技術 半導体産業は、半導体チップと、リード線とを自動的に
接続し組立てる作業の自動化の方向と、半導体チップを
小型に実装する方向とを指向しており、自動的接合用テ
ープを用いる技術( TapeAutomated B
onding) ,所謂、TAB技術を含む製造装置を
使用している。この技術において、TABテープは、ポ
リイミドなどの材料から形成された絶縁体キャリアのポ
リイミド・テープの開口中に突出する複数の薄い金属フ
ィルムを担持しており、この金属フイルムは、テープ状
の引き出し線、即ちフインガと称されるリード線を形成
する.この金属フィルムは、通常、銅を基体としており
、卯常に薄く、通常、0.00127ミリメートル乃至
0.0762ミリメートルの厚さを持っている.このキ
ャリア・テープを形成するために、通常、ポリイミド基
体の上に金属フイルムが被着された後、この金属フィル
ムから、フインガ、即ちリード線が、蝕刻、または他の
適当な形成技術によって形成される.この処理に続いて
、キャリアの部分は、フィンガの内側の先端部及び外側
の先端部の所で、蝕刻等の切断処理によって除去される
.このようにして作られたテープは、半導体チツブ上の
闇連する接合用パッドと、各フインガの内側の先端部と
を正確に整列させた後、加熱/加圧結合( therm
o compression bonding )によ
って、フインガの先端部を接合用パッドに結合するため
に使用される,TABの結合方法において、加熱/加圧
結合は、集団結合法と称される方法によって、単一の結
合装置で行われている.同様に、各フインガの外側の先
端部は、例えば、夫々間運する、所謂、リード・フレー
ムに結合される.このようなリード・フレームは、フイ
ンガより厚い強靭な金属で構成され、パッケージの外部
まで突出しており、それ自身で保持出来るように作られ
ている. 少し前の多くのTABテープは、絶縁体キャリア・フイ
ルムの1方の面上に設けられた単一の金属薄膜を有する
ものであった.チップの構造が一層複雑になり、接合用
パッドが2列になったので、最近のTABテープは、チ
ップ上の2列の接合用パッドに対して結合することが出
来るように、絶縁性キャリアの裏面に第2の金属薄膜を
設けることによって対応している.このような装置は、
両方の面の金属薄膜を蝕刻し、キャリアの両面に形成さ
れた金属フインガが、パッドに整列され、適当な距離に
置かれていることを保証するために、複雑なアライメン
ト技術が必要である.このような要求を満足させるテー
プを作ることは、非常に高価であり、技術的にも難しい
問題を含んでいる。
更に、フインガの厚さと、両面式のTABテープの構造
とのために、半導体チップの内側の列のパッドが外側の
列のパッドの間隔の中間の位置に置かれるように、チッ
プ上の内側の接合用パッドの列と、外側の接合用パッド
の列とを互い違いにした配列(スタガ配列)にすること
が必要である.更に、従来の両面式TABテープの構造
は、チップ上の接合用パッドが2列を越えるもの、即ち
3列以上のパッド列には適用することは出来ない.C.
発明が解決しようとする課題 従来のTABテープによる自動結合システムにおける上
述のような問題を解決し、高い密度の接合用パッドを持
つ半導体チップに適合することの出来るジステムであっ
て、テープを利用して自動的にリード線が結合出来るシ
ステムが求められている. D.課題を解決するための手段 本発明は、蝕刻された単一層の第1のTABテープ・ア
センブリを、半導体チップ上の接合用パッドの外側の列
と、リード・フレーム上の選択されたコンタクトとに結
合することと、蝕刻された少なくとも1つの付加的な単
一層のTABテープ・アセンブリを、半導体チップ上の
接合用パッドの内側の列と、リード・フレーム上の選択
されたコンタクトとに結合することとを含んでいる.必
要に応じて、半導体チップの組立体の機械的な強度を増
加し、且つその電気的特性を改善するために、前のTA
Bテープ・アセンブリに対して、次のTABテープ・ア
センブリを接着することが出来る.更に、1枚以上の金
属の接地カバー・シートを半導体チップ組立体に与えて
もよい. 本発明によって、チップ上の接合用パッドの従来のジグ
ザグ的な配列を必要とせず、接合用パツドの間の間隔を
極めて狭くすることが出来、しかも顕著にコストを低下
することが出来る.E,実施例 El.従来技術の説明 第7図は、半導体チツブ13の接合用パツド11及び1
2に結合された従来の両面式のTABテープ・アセンブ
リ10を示す図である,TABテープ・アセンブリIQ
は、一群の上部金属フインガ15と、一群の下部金属フ
インガ16とを担持する絶縁性基休14で構成されてい
る.基体14は、一群の上部の金属フインガと、一群の
下部金属フインガとが短絡しないように、適当な安定性
と、絶縁性の品質とを持っている.一般に、これらの金
属フインガ15、16は、ポリイミドのような補助基体
( underly1ng substrate )上
に被着された金属層によって形成されている.これらの
金属層は、例えば基板上に電子的に彼着された金属によ
って、基板上に固着して形成されている.加えて、これ
らの金属層は、次の処理で使用するための他の金属がメ
ッキされている.金属薄膜が基板に被着された後、第8
図に示された個々のフインガ15a及び16aは、例え
ば写真蝕刻などの公知の適当な切除技術によって形成さ
れる。代表的な例として述べると、フインガの幅は、0
.0508ミリメートルで、エッジとエッジ間の間隔は
、0.0381ミリメートルである.フインガ群15、
16が形成された後、各フインガ群15及び16の端部
15a及びleaの間にある基板の部分は蝕刻などの適
当な処理で除去される.チップ上の夫々の半導体パッド
に個々のフインガの先端部15a及び16aを結合する
ために、最も広く用いられている方法は、フインガ及び
チップのパッドに金メッキを施すことである.各フイン
ガ群のメッキされたフインガの先端部は、接合用パッド
の関連する列に整列され、そして加熱/加圧結合が、す
べてのフインガの先端部と、その下側にある接合用パッ
ドに同時に加熱/加圧(代表例では、500℃乃至55
0℃の温度で、毎平方センチメートル当り約2.1乃至
3.5キログラムの圧力)を与える集団結合処理装置に
よつて行われる.第7図及び第8図に示されているよう
に、フインガ群16の先端部leaは、パツド11に結
合され、フインガ群15の先端部15.aは、パツド1
2に結合される.このため、フインガ群15及び16の
間の絶縁体14の部分を除去することが必要であり、且
つフインガの各群の個々のフインガの先端部は、下側の
パッドに対して加圧されなければならないので、フイン
ガの各群の個々のフインガは、他のフインガから、夫々
独立し、且つ異なった長手方向軸に位置付けねばならな
い.従って、フインガ群15の各フインガは、長手方向
軸L15上に位置付けられねばならず、また、フインガ
群16の各フインガは、長手方向軸L16上に位置付け
られねばならない.このようにして、同じ群中の任意の
1つのフインガの長手方向軸は、異なった群のフインガ
の間の間隔Sの2倍の値に、フインガの両方の群の幅W
を加えた大きさによって、同じ群中の任意の隣接したフ
インガから隔離される. 接合用パッドの数が大きいデバイスに対して、上述の銅
/ポリイミドのTABテープ・アセンブリを使用する時
、各デバイス用に割当てられた専用の回路のフレームを
持つテープが、リールに巻かれた形式で作られる.この
ようなテープの代表例は、幅が35ミリメートル以上で
あり、各セグメントは、連続したテープを形成するため
に1つづつ連結される.結合処理工程が終了すると、半
導体チップには、リード線が設けられ、リード線の他の
端部は、自由端であり、第2のレベルのキャリア(図示
せず)(通常は、リード・フレ.−ム、印刷回路゜カー
ド、またはキャリア基板など)に対して装着するために
利用される.第2のレベルのキャリアに対するTABテ
ープ・アセンブリの自由端を結合するのは、通常、はん
だ付けによる低温度の結合で行われる. 半導体チップ上の高密度パッドに対しては、コストを低
下させるために、半導体チップのサイズを小さくして、
非常に小さなフインガを狭い間隔に配列することが望ま
しい.例えば、チップが440個のI/Oパッドを必要
とし、且つI/Oパツドが、従来の両面式のテープで使
用されているように、四角形のタイの外側を取り囲んで
スタガ配列にされている場合、即ち互い違いに2列に配
列されている場合、ダイのサイズは、接合用パッドのピ
ッチによって、即ちチップ上のパッドの列中で隣接した
接合用パッドの中心点の間の距離によって決められる.
0.1524ミリメートル(6ミル)のピッチに対して
、チップのサイズは、約9.3ミリメートル四方の大き
さであり、0.1016ミリメートル(4ミル)のピッ
チにおいては、チップのサイズは6.2ミリメートル四
方の大きさである.チップの接合用パッドの直径は、通
常、0.0508ミリメートル乃至0.0762ミリメ
ートル(2乃至3ミル)であり、加熱/加圧結会処理に
よって上面が僅かに潰される.更に、このパッド・ピッ
チは、個々のフインガ15及び16の幅(W)と、他方
の群のフインガ(例えば16)に対して、1方の群のフ
インガ(例えば15)の間隔(S)によって影響される
.従って、.従来の両面式テープの利点を最大限に発揮
させ、小さなダイ・サイズと高い密度とを得るために、
従来の技術は、パッドの列11及び12の両方のピッチ
が、符合Pll及びP12で表わされている第8図に示
されているように、ダブル・スタガ配列を使用している
.このダブル・スタガ配列の接合用パッドを使用したチ
ップにおいて、各列、即ちP11、またはP12のピッ
チは、間隔Sの2倍と、両方の群のフインガの幅(W)
との和よりも小さくし得ないことには注意を払う必要が
ある.換言すれば、各列のピッチは、P11=W  +
25+W,5、そして、P12=W +28+W16で
ある. テープの両面にリード線を設けた方式のテープは、密度
及び性能に或る程度の利益を与え、半導体チップのサイ
ズを小さくすることが出来るけれども、チップ上のI/
Oパッドの数が増加すると、チップのすべてのパッドに
対して、すべてのフインガを同時に結合するための圧力
が直線的に増加するので、ダイの破損が生じる可能性が
増大し、特に、フインガの配列に間する上述の制限があ
り、また、TABテープの製造コストが非常に高価にな
る. E2.本発明の実施例の説明 本発明は、半導体チップに対して個々に、且つ順次に結
合する複数の単一層テープを使用するものである. 第1図及び第2図は、コストを低下させ、パッド密度を
従来のダブル・スタガ配列のピッチのほぼ2倍に増加し
、上述の問題点を解決した本発明のテープの実施例を示
す図である.第1図及び第2図に示゛した本発明の実施
例は、チツブ30の接合用パッドに結合される2つの単
一層テープ20及び21を使用することを含んでいる.
テープ20は、一群の独立した導電性フインガ20a及
び絶縁層24を含み、そして、テープ20とは分離した
テープ21は、一群の独立した導電性フインガ21a及
び絶縁層23を含んでいる.当業者には明らかなように
、とのよ,うなテープは、例えば絶縁層の表面に金属層
を被着した後、絶縁層上にフインガの端部な形成するよ
うに、金属層を蝕刻することによって作られる.本発明
に従って、第1の単一層テープ20は、フインガ20a
の先端部が、チップ30上の外側列として配列されてい
る関連入/出力(I/O)パツド26と整合するように
作られている.次に、この下側のテープ20は、第1の
結合処理によって、この外側列のパッド26に整列され
、結合される.次に、フインガ21aの先端部が、チッ
プ30上に第2の内側列として配列され関連するI/O
パツド27と整合するように、第2のテープ21が形成
される.フインガ21aの先端部は、第2の結合処理に
おいて、I/Oパッドのこの内側列のパツド27に整列
され、結合される.結合している時か、または結合後に
、第2群のフインガ21の下側のポリイミド層23が、
適当なエボキシ樹脂の接着剤23aによって、テープ2
1の下側のテープ20の第1群のフインガ20aに固着
される.層23及び24が、例えばカプトンの商標名で
販売されているポリイミドで作られている場合には、接
着剤は、例えば商標名、ロジャース( Rogers 
) 8 9 70で販売されているフェノール・ブチル
の加熱式接着剤でよい。他の案として、この層23aは
、厚さが約0.127ミリメートル(5ミル)迄の重合
性の材料でもよく、この材料は、加熱/加圧式結合装置
で加熱された時、フインガ20aの囲りに流れて、フイ
ンガ20aと下側の絶縁層24とを接着する.必要に応
じて、上側のテープ21のリード線は、重合性の密封材
料で彼覆を施すのが好ましい.密封材料としては、シリ
コン、エボキシ樹脂、アクリル樹脂、ポリイミド及びシ
リコン・ポリイミドなどがある. 層23aとして重合性の材料を使用し、フインガ22a
の周囲にこの材料を流動させ、絶縁層24と接着するこ
とによって、リードIN!20aの間のバイアスで誘起
される銅のマイクレーションが減少され、物理的な強度
が増加し、そしてテープの巻き癖が軽減される. 2つの分離したフインガ群を使用することと、それらの
7インガを別々に適用することとによって、下側のパッ
ド26及び27の密度を増加することが出来る.第2図
に示されたように、各リード線の長手方向の軸が同じ位
置に置かれているので、各群のフインガの間のピッチは
同じであ4。
本発明において、下側の第1のテープがパッドの外側の
列に独立して結合され、次に上側のテープが、内側の列
のパッドに独立して結合されるので、この著しいピッチ
の減少が可能となった.このようにして、各テープの開
連するフインガは、同じ長手方向の軸と重複する. 本発明のフインガの幅は、従来のテープのフインガの幅
゜と同じであるけれども、本発明は、従来の両面式のテ
ープにより必要とするピッチの半分のピッチにすること
が出来る. 本発明は第3のテープを付加することによって更に拡張
することが出来る.この実施例において、第3のテープ
は、前の2つのパッドの列に対して内側の第3のパッド
の列に結合することによって、チップのサイズに著しい
影響を与えることなく、チップ上で利用可能なパッドの
数を増加することが出来る.第3のパッドの列にどのよ
うにしてフインガを結合させるかについて、従来技術は
、まったく考えていない. 3層構造の実施例は第3図及び第4図に示されている.
第3図は、本発明の3層式の実施例が一連のパッド列3
2、33及び34を介して半導体チツブ31に結合され
ていることを示す断面図であり、第6図は、この3層式
の実施例の平面図である. 第3図において、3枚の独立した単一面テープ36、3
7及び38が使用され、各テープは絶縁体の面上に形成
された一群の独立したフインガを持っている.即ち、テ
ー136は、独立したフイシガ38a及び絶縁層40を
持っており、テープ37は、独立したフインガ37a及
び絶縁層41を持っており、そしてテー138は、独立
したフインガ38a及び絶縁層42を持っている.これ
らのフインガ群の各独立したフインガは、同じ長手方向
軸L32、L33、L34上に重なる。
この3層構造は、第1の結合処理よって、パツド32に
対してテープ36上のフインガ36aの先端部を載置し
た後、結合し、次に、テープ36の上にテープ37を載
せて、パツド33に対してフインガ37aの先端部を結
合して、テープ86に絶縁層41を固着し、最後に、テ
ープ37の上にテープ38を載せて、バツド34に対し
てフインガ38aを結合して、テープ37にテープ38
を固着する.この複数層のテープ構造は、各テープが同
じ長手方向の軸L32、33、34上に位置する各テー
プのフインガを持っているので、第1図及び第2図のも
のよりも高い密度を持っていることには注意を喚起する
必要がある.各テープ37及び38は、第1図に閲して
説明したような接着剤の層か、または重合性材料の層を
与えることが出来、これにより、下側のフインガ36a
及び37aが効果的に密封出来ることは理解されるべき
である.同様に、フインガ38aも、第1図で説明した
ような密閉材料で被覆することが出来る. 若し、必要ならば、中間のテープ37は、そのフインガ
を信号用のパッドに接続することが出来、他方、テープ
36及び38は、接地用パッドに接続することが出来る
.他の案として、各テープの選択されたフインガを信号
用パッド、電圧供給用パッド、または接地用パッドの何
れかに接続することが出来る.実際問題として、3つの
層のフインガを同軸ケーブル的な配列とするために、各
信号伝達用フインガを取り巻くようにアース用フインガ
を組み合わせることが出来、これにより、組立体の信号
伝達特性を向上することが可能である.本発明の他の実
施例が第5図及び第6図に示されている. 第5図は、一連の信号パツド51を持つ半導体チツブ5
0が示されており、この半導体チツブ50には、絶縁性
層53と複数個の金属フインガ54とを含む単一層のテ
ープ52が装着されている.上述したように、テープ5
2のフインガの先端が、パツド51に結合された後、平
坦な導電性カバー・シート、即ち金属薄19156がテ
ープ52と、チツプ50の動作面、即ちパツド51を担
持するチップの面に固着される.このようなカバー・シ
ート56は、図示の実施例では、平坦な面、即ち連続面
であると同時に、厚さが均一であるが、これは必ずしも
必要なことではない。
このような金属カバー・シート56を接地面として使用
すれば、チップの信号伝送特性が改善される. 第6図には、絶縁層63によって分離されている金属フ
インガ61及び62の2つのクルーブを含む多層テープ
60が7示されている。フインガ61及び62は、チッ
プのパツド65及び66に夫々結合される.フインガ6
2の上側には、上述のような適当な絶縁層68によって
フインガ62から絶縁され、固着されている平坦な第1
の金属カバー・シート67が設けられている.また、フ
インガ61の下側に第2の金属面、即ち金属カバー・シ
一ト69が設けられ、これは、上述したような材料の適
当な絶縁層70によってフインガ61から絶縁され、固
着されている. 金属カバー・シ一ト56と、第7図に示された金属カバ
ー・シート67及び69とは、夫々の補助テープ( u
nderlying tape )がチップ上のパッド
に固着された後、上述した接着剤、または加熱接着など
の適当な固着方法によって、夫々の補助テープに固着す
ることが出来る. また、金属シ一ト67及び69の両方は、厚さが均一で
も、不均一でも何れでもよく、また、チップの本体の上
まで拡張することが出来るのは注意を要する. 金属シート67及び69は、フインガ61及び62が信
号用のリード線として用いられた時には、デバイスの伝
送特性を改善する. これらの金属シートを設けることによって、リード線の
間の電子マイグレーションを減少すること、機械的な強
度を増加すること、積極的な電気的絶縁が計れること、
熱的性能が向上すること、テープの巻き癖が少ない、即
ち平坦面を与えることが出来ることなどの多くの利点が
生じる.また、これらの金属カバー・シートは、信号線
のクロストークを減少することにより、チップに対して
、より良い電気的性能を与え、デバイスの電磁的特性や
、高周波遮蔽特性の改善を与える。
F.発明の効果 本発明は、極めて密度の高い接合用パッドを有する半導
体チップの組立体及びその製造方法を提供する. また、従来の両面式テープにおける両面の蝕刻のアライ
メントの問題を回避し、従って、2つの金属層の間のポ
リイミドを蝕刻すること、即ち除去する必要がなく、チ
ップ上のパッドをスタガ配列にする必要がなく、チップ
上で3列以上のパッドの列にも適用することが出来、チ
ップ上の接合用パッドの密度を90%増加することが可
能で、その結果、チップのサイズを著しく小さくするこ
とが出来る.従って、本発明は、両面写真蝕刻の必要性
をなくし、コストを逓減するばかりでなく、支持されて
いないフインガの長さを短くすることが出来る. また、本発明は、従来よりも秀れた、容量性ノイズを減
少するために、独特な構造により、より完全な電圧シー
ルド、または接地シールドを与える. 更に、本発明によって、チップ上の接合用パッドの間隔
を極めて狭くすることが出来、しかも顕著にコストを低
下することが出来る.
【図面の簡単な説明】
第1図は本発明の半導体チップ組立体の一部の側面を示
す断面図、第2図は第1図を上から見た平面図、第3図
は本発明に従った3列の接合用パッドを持った半導体チ
ップに本発明を適用した第2の実施例の側面を示す断面
図、第4図は第3図の半導体チップの組立体を上方から
見た平面図、第5図は本発明を適用して、金属カバー・
シートと、単一層のテープとを持つ半導体チップ組立体
の一部を示す側面の断面図、第6図は本発明を適用して
、最低面と最上面に金属カバー・シートを持ち、2層の
テープを含む本発明の他の実施例のドIJi)、23、
24、53、55、63、68、70・・・・絶縁層、
23a・・・・接着剤の層、26・・・・外側列の接合
用パッド、27・・・・内側列の接合用パッド、30・
・・・半導体チップ、51、65、66・・・・接合用
パッド、52・・・・単一層のテープ、56、67、6
9・・・・金属カバー・シート。 出 願 人  インターナショナル・ビジネス・マシー
ンズ・コーポレーション 代 理 人  弁理士  山  本  仁  朗(外1
名)

Claims (5)

    【特許請求の範囲】
  1. (1)次の要件からなる半導体チップの組立体。 (a)表面に接合用パッドの複数の列を持つ半導体チッ
    プ。 (b)第1の導電性リード線担持用テープであって、上
    記導電性リード線の端部は上記テープから離れているこ
    と。 (c)上記第1のテープの上記リード線の選択された端
    部は、上記パッドの第1の選択された列の夫々のパッド
    に固着されていること。 (d)導電性層を有する第2のテープが上記第1のリー
    ド線担持用テープの上に重ねられること。
  2. (2)半導体チップの表面上にある関連する接合用パッ
    ドに固着されている複数個の導電性リード線と、チップ
    面上及びチップに固着されているリード線の面上に延び
    ており、上記リード線に対して絶縁され、固着されてい
    る導電性のカバー・シートとを有する半導体チップの組
    立体。
  3. (3)半導体チップの表面上にある関連する接合用パッ
    ドに固着された複数個のリード線を被うテープと、上記
    接合用パッドに固着されたリード線の上側及び下側に絶
    縁されて固着している上部及び下部導電性シートとを有
    する半導体チップの組立体。
  4. (4)次の工程からなる半導体チップの組立て方法。 (a)第1のテープに担持され、結合されるべき各導電
    性リード線が、半導体チップ上の接合用パッドの外側の
    第1の列の接合用パッドに整列されるように、半導体チ
    ップの接合用パッドの第1の列に対して、リード線を担
    持している絶縁性の第1のテープのリード線の先端部を
    位置付ける工程。 (b)上記第1の列中の関連するパッドに対して、上記
    第1のテープの上記リード線の先端部を結合する工程。 (c)第2のテープのリード線の先端部が、半導体チッ
    プ上の接合用パッドの第2の列の接合用パツドに整列さ
    れるように、半導体チップの接合用パッドの第2の列に
    対して、導電性リード線を担持している絶縁性の第2の
    テープのリード線の先端部を位置付ける工程。 (d)第2の列中の関連するパッドに対して、上記第2
    のテープの上記リード線の先端部を結合する工程。
  5. (5)次の工程からなる半導体チップの組立て方法。 (a)第1のテープに担持され、結合されるべき金属リ
    ード線が、半導体チップ上の接合用パッドの第1の列の
    接合用パッドに整列されるように、半導体チップの接合
    用パッドの第1の列に対して、リード線を担持している
    絶縁性の第1のテープのリード線の先端部を位置付ける
    工程。 (b)上記第1のテープの各リード線を関連する長さ方
    向の軸上に位置付ける工程。 (c)上記第1列中の関連する接合用パッドに対して上
    記第1のテープの上記リード線の先端部を結合する工程
    。 (d)付加的なテープのリード線の先端部が、半導体チ
    ップ上のボンデング・パッドの付加的な列の接合用パッ
    ドに整列されるように、半導体チップの接合用パッドの
    付加的な列に対して、導電性リード線を担持している絶
    縁性の付加的なテープのリード線の先端部を位置付ける
    工程。 (e)上記接合用パッドの列中の関連する接合用パッド
    に対して上記付加的なテープの上記リード線の先端部を
    結合する工程。
JP2018123A 1989-01-30 1990-01-30 半導体チップの組立体 Expired - Lifetime JPH07111984B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/303,207 US4912547A (en) 1989-01-30 1989-01-30 Tape bonded semiconductor device
US303207 1989-01-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6215427A Division JP2510082B2 (ja) 1989-01-30 1994-09-09 半導体チップ組立体の形成方法

Publications (2)

Publication Number Publication Date
JPH02235351A true JPH02235351A (ja) 1990-09-18
JPH07111984B2 JPH07111984B2 (ja) 1995-11-29

Family

ID=23171012

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018123A Expired - Lifetime JPH07111984B2 (ja) 1989-01-30 1990-01-30 半導体チップの組立体
JP6215427A Expired - Lifetime JP2510082B2 (ja) 1989-01-30 1994-09-09 半導体チップ組立体の形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP6215427A Expired - Lifetime JP2510082B2 (ja) 1989-01-30 1994-09-09 半導体チップ組立体の形成方法

Country Status (3)

Country Link
US (1) US4912547A (ja)
EP (1) EP0380906A3 (ja)
JP (2) JPH07111984B2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099306A (en) * 1988-11-21 1992-03-24 Honeywell Inc. Stacked tab leadframe assembly
US4981817A (en) * 1988-12-29 1991-01-01 International Business Machines Corporation Tab method for implementing dynamic chip burn-in
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5142351A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Via-less two-metal tape-automated bonding system
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
KR910020869A (ko) * 1990-05-10 1991-12-20 원본 미기재 무통로 2-금속 테이프 자동 접착시스템
KR920702545A (ko) * 1990-06-26 1992-09-04 아이자와 스스무 반도체 장치 및 그 제조 방법
US5060052A (en) * 1990-09-04 1991-10-22 Motorola, Inc. TAB bonded semiconductor device having off-chip power and ground distribution
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5117275A (en) * 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5229328A (en) * 1990-10-24 1993-07-20 International Business Machines Corporation Method for bonding dielectric mounted conductors to semiconductor chip contact pads
US5233221A (en) * 1990-10-24 1993-08-03 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5173763A (en) * 1991-02-11 1992-12-22 International Business Machines Corporation Electronic packaging with varying height connectors
US5266520A (en) * 1991-02-11 1993-11-30 International Business Machines Corporation Electronic packaging with varying height connectors
JPH0536756A (ja) * 1991-07-30 1993-02-12 Mitsubishi Electric Corp 半導体装置用テープキヤリア及びその製造方法
US5121293A (en) * 1991-08-08 1992-06-09 Sun Microsystems, Inc. Method and apparatus for interconnecting devices using tab in board technology
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
KR940005712B1 (ko) * 1991-11-14 1994-06-23 금성일랙트론 주식회사 잭 타입 아이씨 패키지(jack-type ic package)
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
US5915752A (en) 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
US5448020A (en) * 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit
DE4429004A1 (de) * 1994-08-16 1995-06-14 Siemens Nixdorf Inf Syst Trägerspinne
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
DE19500655B4 (de) * 1995-01-12 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
US6329607B1 (en) 1995-09-18 2001-12-11 Tessera, Inc. Microelectronic lead structures with dielectric layers
US6239384B1 (en) * 1995-09-18 2001-05-29 Tessera, Inc. Microelectric lead structures with plural conductors
AUPP654098A0 (en) * 1998-10-16 1998-11-05 Silverbrook Research Pty Ltd Micromechanical fluid supply system (fluid05)
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法
JP2000091818A (ja) * 1998-09-11 2000-03-31 Toyota Motor Corp フィルム型伝送線路の製造方法および該線路の接続方法
US6886915B2 (en) * 1999-10-19 2005-05-03 Silverbrook Research Pty Ltd Fluid supply mechanism for a printhead
US7132841B1 (en) 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US6421253B1 (en) * 2000-09-08 2002-07-16 Powerwave Technologies, Inc. Durable laminated electronics assembly using epoxy preform
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
CN1723557A (zh) * 2002-12-10 2006-01-18 皇家飞利浦电子股份有限公司 高密度封装的互连电源和地线条及其方法
DE10314172B4 (de) 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
CN100437227C (zh) * 2004-03-16 2008-11-26 统宝光电股份有限公司 显示面板、接合垫与其制造方法以及接合垫阵列
TW200945530A (en) * 2008-04-24 2009-11-01 Chipmos Technologies Inc Chip package structure
DE102008021622A1 (de) * 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Trägereinheit für ein elektronisches Bauteil und Verfahren zu dessen Herstellung
DE102010012457B4 (de) * 2010-03-24 2015-07-30 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit einer elektrischen Komponente und einer Verbundfolie
US9277643B2 (en) 2014-07-03 2016-03-01 Ametek Aegis S-shaped ceramic feedthrough

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54124472U (ja) * 1978-02-17 1979-08-31
JPS6046040A (ja) * 1983-08-24 1985-03-12 Nec Corp 半導体装置
JPS61156244U (ja) * 1985-03-16 1986-09-27
JPS63164229A (ja) * 1986-12-25 1988-07-07 Mitsubishi Electric Corp 半導体装置
JPS63302531A (ja) * 1987-06-02 1988-12-09 Toshiba Corp 半導体集積回路装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826069B1 (ja) * 1968-03-04 1973-08-04
DE3213884A1 (de) * 1982-04-15 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet
EP0115514B1 (en) * 1982-08-10 1986-11-12 BROWN, David, Frank Chip carrier
US4827377A (en) * 1982-08-30 1989-05-02 Olin Corporation Multi-layer circuitry
JPS60180154A (ja) * 1984-02-27 1985-09-13 Clarion Co Ltd 半導体装置
JPS61150253A (ja) * 1984-12-24 1986-07-08 Furukawa Electric Co Ltd:The 半導体リ−ドフレ−ム
JPS629652A (ja) * 1985-07-05 1987-01-17 Mitsubishi Electric Corp 半導体装置
US4801765A (en) * 1986-01-06 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Electronic component package using multi-level lead frames
JPS6366959A (ja) * 1986-09-08 1988-03-25 Shinko Electric Ind Co Ltd 多重リ−ドフレ−ム
JPS63124434A (ja) * 1986-11-12 1988-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54124472U (ja) * 1978-02-17 1979-08-31
JPS6046040A (ja) * 1983-08-24 1985-03-12 Nec Corp 半導体装置
JPS61156244U (ja) * 1985-03-16 1986-09-27
JPS63164229A (ja) * 1986-12-25 1988-07-07 Mitsubishi Electric Corp 半導体装置
JPS63302531A (ja) * 1987-06-02 1988-12-09 Toshiba Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JP2510082B2 (ja) 1996-06-26
US4912547A (en) 1990-03-27
EP0380906A3 (en) 1992-01-15
JPH07111984B2 (ja) 1995-11-29
EP0380906A2 (en) 1990-08-08
JPH07245326A (ja) 1995-09-19

Similar Documents

Publication Publication Date Title
JPH02235351A (ja) 半導体チップの組立体
US5498901A (en) Lead frame having layered conductive planes
JPH0669275A (ja) 半導体装置
JPH06243729A (ja) 平面状フレックス回路
US4843191A (en) Interconnection technique using dielectric layers
KR100366114B1 (ko) 반도체장치와그의제조방법
JPS62173749A (ja) 半導体装置
JPS61150253A (ja) 半導体リ−ドフレ−ム
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JP3251810B2 (ja) 集積回路装置の実装方法
JP3147189B2 (ja) リードフレームおよびその製造方法
JP2766361B2 (ja) 半導体装置
JPH04162734A (ja) 半導体装置及びその形成方法
EP0388311A2 (en) Chip Carrier
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JP3128324B2 (ja) 半導体用セラミックス多層パッケージ
JPS6056299B2 (ja) 半導体容器
JPS62183155A (ja) 半導体集積回路装置
JPH01173742A (ja) 半導体装置及びその製造方法
JPH05243306A (ja) 樹脂封止半導体装置
JPH0737931A (ja) テープキャリア型半導体装置
JPH04359464A (ja) 半導体装置
JPH07176572A (ja) 多層配線tab用テープキャリアおよびこれを用いた半導体装置
JPH01191434A (ja) Tab実装方法
JPS60124957A (ja) 半導体装置