JPH02236730A - プログラム書換え可能形コンピュータ - Google Patents
プログラム書換え可能形コンピュータInfo
- Publication number
- JPH02236730A JPH02236730A JP5902789A JP5902789A JPH02236730A JP H02236730 A JPH02236730 A JP H02236730A JP 5902789 A JP5902789 A JP 5902789A JP 5902789 A JP5902789 A JP 5902789A JP H02236730 A JPH02236730 A JP H02236730A
- Authority
- JP
- Japan
- Prior art keywords
- program
- prom
- cpu
- control part
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000003068 static effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分！＃？）
本発明はＲＯＭを使用して構成したマイクロコンピュー
タシステムに関し、特にＥＦＲＯＭやマスクＲＯＭなど
を用いてマイクロコンピュータを動作させる装置に関す
る。
タシステムに関し、特にＥＦＲＯＭやマスクＲＯＭなど
を用いてマイクロコンピュータを動作させる装置に関す
る。
（従来の技術）
従来，マイクロプロセサを使用した処理装置では，プロ
グラムはまずＥＰＲＯＭやマスクＲＯＭＩＣより起動さ
れ、その後もＦｌｉＰＲ，ＯＭやマスクＲＯＭ上のプロ
グラムで処理装置を動作させたり、あるいはフロッピィ
ディスクやハードディスクなどの記憶媒体、あるいは通
信装置よりＲＡＭ上にプログラムをロードして処理装置
を動作させていた。
グラムはまずＥＰＲＯＭやマスクＲＯＭＩＣより起動さ
れ、その後もＦｌｉＰＲ，ＯＭやマスクＲＯＭ上のプロ
グラムで処理装置を動作させたり、あるいはフロッピィ
ディスクやハードディスクなどの記憶媒体、あるいは通
信装置よりＲＡＭ上にプログラムをロードして処理装置
を動作させていた。
（発明が解決しようとする課題）
従来のマイクロコンピュータ処理装置においては、フロ
ッピィディスクよりプログラムをロードするため、長時
間がかかるという欠点がある。ｔた，フロッピィディス
クよりプログラムをロードする九め、シリコン記憶デバ
イスよりも障啓率が高いと云う欠点があり．特に設置環
境が悪く、ほこりやゴミが出やすい装置ではその傾向は
著しいと云う欠点がある。さらに、ＥＦＲＯＭ＋’ｚス
クＲ，ＯＭなどにプログラムを格納すると，ロードは高
速になって障害率も低くなるが、プログラムの修正が困
難になるという欠点がある。
ッピィディスクよりプログラムをロードするため、長時
間がかかるという欠点がある。ｔた，フロッピィディス
クよりプログラムをロードする九め、シリコン記憶デバ
イスよりも障啓率が高いと云う欠点があり．特に設置環
境が悪く、ほこりやゴミが出やすい装置ではその傾向は
著しいと云う欠点がある。さらに、ＥＦＲＯＭ＋’ｚス
クＲ，ＯＭなどにプログラムを格納すると，ロードは高
速になって障害率も低くなるが、プログラムの修正が困
難になるという欠点がある。
本発明の目的は，ＥＦＲＯＭやマスクＲＯＭの代りにＥ
”ＲＯＭやバックアップ付きスタティックＲＡＭｔ−有
し、且つ， Ｉｉ’ＤＤ．あるいはＨＤＤ、または通信
装置などの外部装置より情報を入力することができるよ
うにしておくことにより上記欠点全除去し、外部情報を
メモリ上に展閘できるように構成したプログラム書換え
可能形コンピュータを提供することにある。
”ＲＯＭやバックアップ付きスタティックＲＡＭｔ−有
し、且つ， Ｉｉ’ＤＤ．あるいはＨＤＤ、または通信
装置などの外部装置より情報を入力することができるよ
うにしておくことにより上記欠点全除去し、外部情報を
メモリ上に展閘できるように構成したプログラム書換え
可能形コンピュータを提供することにある。
（課題を解決する之めの手段）
本発明によるプログラム書換え可能形コンピュータは書
換え町能形半導体メモリと、書込み制御部と、ＯＰＵと
を具備して構成し次ものである。
換え町能形半導体メモリと、書込み制御部と、ＯＰＵと
を具備して構成し次ものである。
書換え可能形半導体メモリは，ＦＤＤあるいはＨＤＤ、
または通信装置などの外部装置よりプログラム情報を入
力して格納するためのものである。
または通信装置などの外部装置よりプログラム情報を入
力して格納するためのものである。
書込み制御部は、プログラム情報の書込みを制御するた
めのものである。
めのものである。
ＯＰＵは、書換え可能形半導体メモリの内容に応じて処
理を実行するためのものである。
理を実行するためのものである。
（実 施例）
次に、本発明について図面を参照して説明する。
第１図は，本発明によるプログラム書換え可能形コンピ
ュータを示すブロック図である。
ュータを示すブロック図である。
第１図において、１はＯＰＵ．２はＲＡＭ．３はＢ”Ｐ
Ｒ，ＯＭ．４は書込み制御部、５は通信制御部、６はホ
ストである。
Ｒ，ＯＭ．４は書込み制御部、５は通信制御部、６はホ
ストである。
通常、ＯＰＵ １にリセットされた後，Ｂ”ＰＲ，ＯＭ
３に格納されているプログラムで動作し，そのワークエ
リアとしてＲＡＭ２’ｉ使用丁る。
３に格納されているプログラムで動作し，そのワークエ
リアとしてＲＡＭ２’ｉ使用丁る。
Ｂ”ＦＲＯＭのアクセス時間は、ＦＤＤのアクセス時間
に比べて数十倍〜数百倍の高速であり、処理を高速化で
きる。
に比べて数十倍〜数百倍の高速であり、処理を高速化で
きる。
第２図は、第１図に示丁Ｅ２ＦＲＯＭのメモリマップを
示す説明図である。
示す説明図である。
Ｂ２Ｐ几ＯＭ３に格納されているプログラムを更新する
過程を，第１図および第２因に従つて説明する。
過程を，第１図および第２因に従つて説明する。
ＯＰＵＩは，ホスト６より通信制御部５ｔ−介してプロ
グラム更新のコマンドを受けると Ｂ２ＦＲＯＭ３にデ
ータを書込むために、書込み制御部４ｔ′制御する。次
に、ホスト６から送られてきたデータｔ−Ｂ”ＦＲＯＭ
３に書込む。
グラム更新のコマンドを受けると Ｂ２ＦＲＯＭ３にデ
ータを書込むために、書込み制御部４ｔ′制御する。次
に、ホスト６から送られてきたデータｔ−Ｂ”ＦＲＯＭ
３に書込む。
書込み中に不具合が生じた場合には，まったく動作しな
くならないように、次のような動作をさせる。
くならないように、次のような動作をさせる。
第２図に示丁ように ｇ２ｐ几ＯＭ３のメモリ空間ｔ−
ＡとＢ，ならびにＯ，！：Ｄの２つに分割し、これらの
２つを交互に更新してゆく。
ＡとＢ，ならびにＯ，！：Ｄの２つに分割し、これらの
２つを交互に更新してゆく。
現在，ＡとＢ＝ｉ使用中の場合、更新されるデータは０
とＤとに書込まれ、次に電源を投入すると，０とＤとに
格納されているプログラムが動作する。電ｍ．ｔ−投入
した後．プログラムは第．［ｌＫ示Ｔようなフローに従
って動作する。０およびＤの領域で実行させる場合には
Ｅ！ＦＲＯＭ３に入力させる最上位アドレス信号を反
転させることにより、ＯＰＵＩからは同じアドレス空間
で動作しているように見える。
とＤとに書込まれ、次に電源を投入すると，０とＤとに
格納されているプログラムが動作する。電ｍ．ｔ−投入
した後．プログラムは第．［ｌＫ示Ｔようなフローに従
って動作する。０およびＤの領域で実行させる場合には
Ｅ！ＦＲＯＭ３に入力させる最上位アドレス信号を反
転させることにより、ＯＰＵＩからは同じアドレス空間
で動作しているように見える。
（発明の効果）
以上説明したように本発明は，読出し／書込み可能なＲ
ＯＭデバイスを使用してプログラムを格納するとともに
，外部記憶装置からデータを更新できるよりにすること
によって、第１にプログラムを容易に変更することがで
き、第２に通信線路を使ってプログラムの変更全１度に
集中的に行うことができ，第３にＦＤＤよりも高信頼度
で動作でき，第４にＰＬ）１３よりも高速に動作町能で
あるため、電源投入から動作開始までの時間が短かく，
第５に必ずしも外部記憶デバイスを必要としないので，
小型化が町能であると云う効果がある。
ＯＭデバイスを使用してプログラムを格納するとともに
，外部記憶装置からデータを更新できるよりにすること
によって、第１にプログラムを容易に変更することがで
き、第２に通信線路を使ってプログラムの変更全１度に
集中的に行うことができ，第３にＦＤＤよりも高信頼度
で動作でき，第４にＰＬ）１３よりも高速に動作町能で
あるため、電源投入から動作開始までの時間が短かく，
第５に必ずしも外部記憶デバイスを必要としないので，
小型化が町能であると云う効果がある。
第１図は，本発明によるプログラム書換え可能形コンピ
ュータの一実施例を示すブロック図である。 第２図は，第１図に示丁Ｅ”ＰＲＯＭ内のメモリマップ
を示丁説明図である。 第３図は、電源投入後の処理フローを示丁説明図である
。
ュータの一実施例を示すブロック図である。 第２図は，第１図に示丁Ｅ”ＰＲＯＭ内のメモリマップ
を示丁説明図である。 第３図は、電源投入後の処理フローを示丁説明図である
。
Claims (1)
- ＰＤＤあるいはＨＤＤ、または通信装置などの外部装置
よりプログラム情報を入力して格納するための書換え可
能形半導体メモリと、前記プログラム情報の書込みを制
御するための書込み制御部と、前記書換え可能形半導体
メモリの内容に応じて処理を実行するためのＣＰＵとを
具備して構成したことを特徴とするプログラム書換え可
能形コンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5902789A JPH02236730A (ja) | 1989-03-10 | 1989-03-10 | プログラム書換え可能形コンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5902789A JPH02236730A (ja) | 1989-03-10 | 1989-03-10 | プログラム書換え可能形コンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02236730A true JPH02236730A (ja) | 1990-09-19 |
Family
ID=13101396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5902789A Pending JPH02236730A (ja) | 1989-03-10 | 1989-03-10 | プログラム書換え可能形コンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02236730A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05296820A (ja) * | 1992-04-23 | 1993-11-12 | Teraoka Seiko Co Ltd | 電子秤装置および該電子秤装置の制御プログラム等不正コピー防止装置 |
| JPH0876989A (ja) * | 1994-08-31 | 1996-03-22 | Teac Corp | プロクラム駆動する電子機器及びプログラムの書換え方法 |
-
1989
- 1989-03-10 JP JP5902789A patent/JPH02236730A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05296820A (ja) * | 1992-04-23 | 1993-11-12 | Teraoka Seiko Co Ltd | 電子秤装置および該電子秤装置の制御プログラム等不正コピー防止装置 |
| JPH0876989A (ja) * | 1994-08-31 | 1996-03-22 | Teac Corp | プロクラム駆動する電子機器及びプログラムの書換え方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02236730A (ja) | プログラム書換え可能形コンピュータ | |
| JPH01235075A (ja) | ディスクメモリ制御装置 | |
| JPH11194938A (ja) | ハードディスクドライブを有するコンピュータのメモリ管理方法 | |
| JPS5856165A (ja) | レコ−ド更新方式 | |
| JPS62125452A (ja) | 記憶装置のデ−タバツクアツプ方式 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPH03280147A (ja) | Ｅｗｓ用デバイス・コンフィグレーション方法 | |
| JP3022011B2 (ja) | データバックアップシステム | |
| JPS62269256A (ja) | 半導体フアイルのデ−タ保存方式 | |
| JPS6329861A (ja) | Ｉｐｌ制御方式 | |
| JPH065008A (ja) | 磁気ディスク装置の試験方法 | |
| JPH0731640B2 (ja) | ディスクアクセス制御方式 | |
| JPS63159905A (ja) | プログラマブルコントロ−ラの入出力強制オン／オフ方式 | |
| JP3226047B2 (ja) | 入出力装置 | |
| JPH0739086Y2 (ja) | Ｆｄｄコントロ−ル回路 | |
| JPH0833838B2 (ja) | コンピユ−タシステム | |
| JPH01111239A (ja) | エラー表示方式 | |
| JPH0392922A (ja) | 情報処理装置 | |
| JPH04338815A (ja) | 半導体ディスク装置 | |
| JPH0371252A (ja) | 出力端末装置 | |
| JPS6194160A (ja) | 電子計算機における記憶媒体書込保護方式 | |
| JPH0442462A (ja) | 磁気ディスクサブシステム | |
| JPH0581089A (ja) | 電子機器 | |
| JPH03273433A (ja) | パーソナルコンピュータシステム | |
| JPH07141262A (ja) | 情報処理装置 |