JPH02238549A - データ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に利用する。特に、データ転送
装置のローカルメモリに関する。

〔斗既要〕

本発明は、経路するデータをいったん記憶してひとつの
上位装置と複数の下位装置との間でのデータ転送を実行
する装置において、 下位装置ごとにカード？設け、このカードに対応ずる下
位装置が授受するデータを格納するメモリを設けること
により、 メモリ容量の無駄を省きかつ容易に拡張に対処すること
ができるようにしたものである。

コ従来の技術：！ 従来、この種のデータ転送装置では、ホストｃＰＵに接
続される上位インタフェースとデバイスなどに接続され
る下位インタフェースとを有し、また、各インタフェー
スから転送されたデータを格納する共通メモリを有し、
下位インタフェースはシステム構成により種類および数
量が異なる。

この種のデータ転送装匿では、これらのシステム構成の
バリエーションをサポートするために、インタフェース
制御回路を有するポートカードをこのデータ転送装置に
追加、変更して対処する。そして、すべてのインタフェ
ースの転送データはいったん共通メモリに格納された後
に他のインタフェースへ転送されていた。

〔発明が解決しようとする問題点〕

このような従来のデータ転送装置は、転送データを共通
メモリに格納するので、共通メモリとしてあらかじめ接
続されるインタフェースで使用されるメモリの最大値を
持つか、または、メモリの容量により接続されるインタ
フェース量が制限される欠点がある。

本発明はこのような欠点を除去するもので、メモリ容量
の無駄を省きかつインタフェース量に制限を与えない手
段を有するデータ転送装置を提供することを目的とする
。

〔問題点を解決するための手段〕

本発明は、ひとつの上位装置とこの上位装置とデータを
授受する複数個の下位装置との間の経路に挿入され、上
記データを一時格納するメモリ手段を備えたデータ転送
装置において、上記下位装置に対応して設けられたカー
ドを備え、上記メモリ手段は、このカードごとに設けら
れ、このカードに接続された下位装置と授受するデーク
を格納するに要する記憶領域を有し、さらに、上記上位
装置から到来するデータに付されたこのデータの転送先
である下位装置を示す情報に基づきこのデータが格納さ
れるメモリ手段を指定し、この指定されたメモリ手段に
このデータの格納を指示する制御手段を備えたことを特
徴とする。

〔作用〕

本発明のデータ転送装置は下位装置対応にカードを有し
、自カード内で制御するインタフェースのデータ転送に
必要な容量のローカルメモリを設け、このローカルメモ
リアドレス値をデータ転送装置全体のローカルメモリの
アドレス空間に対するアドレス値として判断する。

〔実施例〕

以下、本発明の一実施例について図面を参照して説明す
る。図は、この実施例の構成を示すブロック構成図であ
る。

この実施例は、図に示すように、３枚のカード１、２お
よび３で構成され、上位インタフェース制御回路２１と
、下位インタフェース制御回路２２と、ローカルメモリ
２３七、データ転送回路２４と、本データ転送装置の制
御を行うプロセンサ部２５と、アドレス判断回路２６と
を備え、カード２は、下位インクフェース制御回路３１
と、ローカルメモリ３２と、データ転送回路３３と、ア
ドレス判断回路３４とを備え、カード３は、下位インタ
フェース制御回路４１と、ローカルメモリ４２と、デー
タ転送回路４３と、アドレス判断回路４４とを備える。

すなわち、この実施例は、ひとつの上位装置とこの上位
装置とデータを授受する複数個の下位装置との間の経路
に挿入され、上記下位装置に対応して設けられたカード
を備え、このカードごとに設けられ、このカ一ドに接続
された下位装置と授受するデータを格納するに要する記
憶領域を有するローカルメモリ２３、３２、４２と、上
記上位装置から到来するデータに付されたこのデータの
転送先である下位装置を示す情報に基づきこのデータが
格納されるメモリ手段を指定し、この指定されたメモリ
手段にこのデータの格納を指示する制御手段であるプロ
セッサ部２５およびアドレス判断回路２６、３４、４４
とを備える。

次に、上位インタフェースから下位インクフェース１２
へのデータ転送手順を説明する。上位インクフェース１
１から送出されたデータは上位インタフェース制御回路
２１を経由し、ローカルメモリ２３へ送出される。この
ときに、ローカルメモリアドレスがプロセッサ部２５か
ら出力される。ここで、アドレス判断回路２６は送出さ
れたアドレス値が自カード内のローカルメモリ２３に割
当てられたアドレス空間であると判断すると、ローカル
メモリ２３に書込み動作を行う。このようにして、上位
インタフェース１１から送出されたテ゛一夕はローカル
メモリ２３に格納される。すべてのデータを格納すると
、ひきつづき下位インタフェース１２に送出される。こ
のときに、アドレスはプロセンサ部２５から送出され、
アドレス判断回路２６が自カード内の口−カルメモリ２
３に当てられたアドレス空間であると判断ずると、ロー
カルメモリ２３からの読出しを行い、下位インタフェー
ス制御回路２２を経由して下位インタフェースＸ２へ送
出され、データ転送が完了する。

次に、上位インタフェース１１から下位インタフェース
１３へのデータ転送手順を説明する。上位インタフェー
ス１１から送出されたデータは上位インタフェース制御
回路２１を経由してデータ転送回路２４へ送出される。

このときに、ローカルメモリアドレスはプロセッサ部２
５からローカルメモリアドレスバス５２へ出力される。

アドレス判断回路２６は送出されたアドレス値が自カー
ド内のローカルメモリ３２に当てられたアドレス空間で
ないと判断すると、データ転送回路２４をデータパス５
１に対して出力モードにし、上位インタフェース制御回
路２１から送出されたテ゛−クをデータバス５１に出力
する。

また、アドレス判断回路３４は送出されたアドレス値が
自カード内のローカルメモリ３２に当てられたアドレス
空間であると判断すると、データ転送回路３３を経由し
てデータバス５１からデータをローカルメモリ３２に送
出して書込む。このようにして、上位インタフェース１
１から送出されたデータは口−カルメモリ３２に格納さ
れる。すべてのデータを格納すると、次に下位インクフ
ェース１３へ送出される。このときに、アドレスはプロ
セッサ部２５から送出され、アドレス判断回路３４が自
カード内のローカルメモリ３２に当てられたアドレス空
間であると判断すると、ローカルメモリ３２から読出し
を行い、下位インタフェース制御回路３１を経由して下
位インクフェース１３へ送出され、データ転送が完了す
る。

カード３についても同様な手順でデータを転送すること
ができる。また、下位インタフェースから上位インタフ
ェースへのデータ転送は、上記と逆の手順で実現するこ
とができる。

なお、この実施例は３カードの場合であるが、カードが
さらに増えた場合もまた同様にデータ転送が可能である
。

〔発胡の効果〕

本発明は、以上説明したように、自カード内で制御する
インタフェースのデータ転送に必要な容量のローカルメ
モリのアドレス値をデータ転送装置全体のローカルメモ
リのアドレス空間に対するアドレス値として判断するの
で、メモリを最適な容量とし、かつ、拡張性も持たせる
ことができる効果がある。

【図面の簡単な説明】

図は本発明一実施例の構成を示すブロック構成図。 １、２、３・・・カード、１１・・・上位インタフェー
ス、１２、１３、１４・・・下位インタフェース、２２
、３１、４１・・・下位インタフェース制御回路、２３
、３２、４２・・ローカルメモリ、２４、３３、４３・
・データ転送回路、２５・・プロセンサ部、２６、３４
、４４・・・アドレス判回路、５１・・・データパス、
５２・・・ローカルメモリアドレスバス。

Claims (1)

1. 【特許請求の範囲】 １、ひとつの上位装置とこの上位装置とデータを授受す
   る複数個の下位装置との間の経路に挿入され、上記デー
   タを一時格納するメモリ手段を備えたデータ転送装置に
   おいて、 上記下位装置に対応して設けられたカードを備え、 上記メモリ手段は、このカードごとに設けられ、このカ
   ードに接続された下位装置と授受するデータを格納する
   に要する記憶領域を有し、 さらに、上記上位装置から到来するデータに付されたこ
   のデータの転送先である下位装置を示す情報に基づきこ
   のデータが格納されるメモリ手段を指定し、この指定さ
   れたメモリ手段にこのデータの格納を指示する制御手段
   を備えた ことを特徴とするデータ転送装置。