JPH02238639A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH02238639A
JPH02238639A JP1059017A JP5901789A JPH02238639A JP H02238639 A JPH02238639 A JP H02238639A JP 1059017 A JP1059017 A JP 1059017A JP 5901789 A JP5901789 A JP 5901789A JP H02238639 A JPH02238639 A JP H02238639A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
die pad
mounting part
fixing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1059017A
Other languages
English (en)
Inventor
Kei Shiratori
白鳥　慶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1059017A priority Critical patent/JPH02238639A/ja
Publication of JPH02238639A publication Critical patent/JPH02238639A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の改良されたパッケージの構造に関
する。
〔従来の技術］ 従来、半導体パッケージに使用されているリードフレー
ムを用いたパッケージ構造の一例を第３図の断面図に示
す。即ち、リードフレーム１１は素子搭載部１２とリー
ド部１３を有しており、素子搭載部１２上に半導体素子
１５をマウント用ロー材１４によって搭載し、半導体素
子１５の電極とリード部１３とをボンディング用金属綿
１６で接続している。
〔発明が解決しようとする課題〕
上述した従来の半導体パッケージは、半導体素子１５を
素子搭載部１２にマウントする際にロー材１４が跳ね上
がり、このロー材１４が半導体素子１５の表面に付着し
て半導体素子を汚染することがある。また、ボンディン
グ用金属線１６が変形し、半導体素子１５の上縁部に接
触して電気的に短絡し易い。このため、半導体装置の製
造歩留りが低下され、かつ信頼性が低下されるという問
題が生じている。
本発明は上述した問題を解消した半導体パッケージを提
供することを目的とする。
〔課題を解決するための手段〕
本発明の半導体パッケージは、導電性材料からなるリー
ドフレームの素子搭載部に空洞部を設け、この空洞部内
には電気的絶縁材料からなる素子固定板の一端部を挿入
し、素子搭載部上に搭載された半導体素子を該素子固定
板の他端部で抱持して素子搭載部に支持させている。
〔作用〕
上述した構成では、半導体素子を素子搭載部に固定する
ロー材を不要とし、かつ半導体素子の上縁部を素子固定
体で覆ってボンディング用金属線との接触を防止する。
〔実施例〕
次に、本発明を図面を参照して説明する。
（第１実施例） 第１回は本発明の第１実施例の断面図である。
導電性材料からなるリードフレーム１は、半導体素子搭
載部２とリード部３とで構成される。前記素子搭載部２
は、その両側の側面に中心方向に向かっての空洞部２ａ
を設けてあり、この空洞部２ａ内には概ねコ字状をした
電気的絶縁材料からなる素子固定板４の一側端を挿入し
ている。そして、前記素子搭載部２上には半導体素子５
を搭載し、この半導体素子５の両側部を前記素子固定板
４の他側端で抱持し、素子搭載部２への固定を行ってい
る。
しかる上で、半導体素子５の電極とり一ト部３とをボン
ディング用金属線６によって相互に電気接続している。
この構成によれば、半導体素子５は素子固定板４のみに
よって素子搭載部２に固定されているため、マウント用
のロー材は不要となり、ロー材の跳ね上がりによる半導
体素子５の表面のｌη染は防止される。更に、素子固定
板４は半導体素子５の両側縁及び側面を保護しているた
め、変形されたボンディング用金属線６が半導体素子５
６こ接触して電気的に短絡することが防止できる。これ
により、半導体装置の製造上の歩留向上と信頼性の改善
を図ることができる。
（第２実施例） 第２図は本発明の第２実施例の平面図である。
この第２実施例の断面構造は第１実施例と同しであり、
同一部分には同一符号を付してある。
この実施例では、素子搭載部２の空洞部２ａ内にその一
部を挿入した電気的絶縁材料からなる素子固定板４の表
面に、インダクタンスを構成するメタルパターン７を形
成している。そして、素子搭載部２に素子固定板４で固
定した半導体素子５の電極の一部をポンディングヮイヤ
６Ａでメタルパターン７の一端に接続し、該メタルパタ
ーン７の他端をボンディングワイヤ６によりリード部３
に接続している。
この実施例では、第１実施例と同様にロー材の跳ね上が
りによる半導体素子５の汚れを防止し、かつボンディン
グワイヤ６と半導体素子５との電気的短絡を防止できる
とともに、半導体パッケージ内に一体的にインダクタン
スが形成でき、半導体装置の小型化が実現できるという
効果もある。
なお、前記実施例では半導体装置内にインダクタンスを
構成した例を説明したが、抵抗，コンデンサ等を構成し
てもよい。
〔発明の効果］ 以上説明したように本発明は、リードフレームの素子搭
載部に空洞部を設けて電気的絶縁材料からなる素子固定
板の一端部を挿入し、素子搭載部上に搭載された半導体
素子を該素子固定板の他端部で抱持して素子搭載部に支
持させているので、半導体素子を素子搭載部に固定する
ロー材を不要とし、マウント時におけるロー材の跳ね上
がりによる半導体素子表面の汚染を防止することができ
る効果がある。また、素子固定板で半導体素子の上縁部
を覆うため、ポンディング用金属線との接触を防止して
ボンディング用金属線との電気的短絡を防止できる効果
がある。
【図面の簡単な説明】
第１図は本発明の第１実施例の縦断面図、第２図は本発
明の第２実施例の平面図、第３図は従来構造の縦断面図
である。 １　１１・・・リードフレーム、２．１２・・・素子搭
載部、３．１３・・・リード部、４・・・素子固定板、
５，１５・・・半導体素子、６．６Ａ，１６・・・ボン
ディング用金属線、７・・・インダクタンス、１４・・
・ロー材。 ５半薄体素チ 第２ 図 第３ 図

Claims (1)

    【特許請求の範囲】
  1. １、導電性材料からなるリードフレームの素子搭載部に
    空洞部を設け、この空洞部内には電気的絶縁材料からな
    る素子固定板の一端部を挿入し、前記素子搭載部上に搭
    載された半導体素子を該素子固定板の他端部で抱持して
    素子搭載部に支持させたことを特徴とする半導体パッケ
    ージ。
JP1059017A 1989-03-10 1989-03-10 半導体パッケージ Pending JPH02238639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1059017A JPH02238639A (ja) 1989-03-10 1989-03-10 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1059017A JPH02238639A (ja) 1989-03-10 1989-03-10 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH02238639A true JPH02238639A (ja) 1990-09-20

Family

ID=13101102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1059017A Pending JPH02238639A (ja) 1989-03-10 1989-03-10 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH02238639A (ja)

Similar Documents

Publication Publication Date Title
US6888231B2 (en) Surface mounting semiconductor device
JP2001036000A (ja) チップサイズスタックパッケージ及びメモリモジュールとその製造方法
JPH0479141B2 (ja)
JPH03169062A (ja) 半導体装置
JPH0770641B2 (ja) 半導体パッケージ
JPH0239097B2 (ja)
JPH02238639A (ja) 半導体パッケージ
JP2003124251A5 (ja)
JP2545964B2 (ja) 磁気抵抗効果素子
JPH04237154A (ja) 半導体パッケージ
JP2503646B2 (ja) リ―ドフレ―ムおよび半導体集積回路装置
JPH0451056B2 (ja)
JPH11317428A5 (ja)
KR100487464B1 (ko) 리드프레임을이용한반도체칩패키지
JPH02268459A (ja) 半導体パッケージ
JP2587722Y2 (ja) 半導体装置
JPH03129840A (ja) 樹脂封止型半導体装置
JPH083018Y2 (ja) 半導体パッケージ用連結型リードフレーム
JP2725719B2 (ja) 電子部品及びその製造方法
JPH0366150A (ja) 半導体集積回路装置
JPH04188660A (ja) リードフレーム
JPH11340373A (ja) 薄小型樹脂封止パッケージ
JPS62183155A (ja) 半導体集積回路装置
JPH01124227A (ja) 半導体装置
JPH01173747A (ja) 樹脂封止形半導体装置