JPH0224015B2 - - Google Patents
Info
- Publication number
- JPH0224015B2 JPH0224015B2 JP55156540A JP15654080A JPH0224015B2 JP H0224015 B2 JPH0224015 B2 JP H0224015B2 JP 55156540 A JP55156540 A JP 55156540A JP 15654080 A JP15654080 A JP 15654080A JP H0224015 B2 JPH0224015 B2 JP H0224015B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal wiring
- etching
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に係り、特に
配線のパターニングを精度良く行なうことができ
る製造方法に関するものである。
配線のパターニングを精度良く行なうことができ
る製造方法に関するものである。
最近のLSI技術では、配線の幅を高密度化のた
めに1.5μ〜2.0μ程度にするという精度の高いパタ
ーニングが要求されている。第１図の各断面図に
て、従来の配線のパターニングを説明する。
めに1.5μ〜2.0μ程度にするという精度の高いパタ
ーニングが要求されている。第１図の各断面図に
て、従来の配線のパターニングを説明する。
１は、半導体基板で、その上に形成された絶縁
膜２の上にAlやAl合金等の金属配線膜３が形成
され、さらにその上にレジスト膜４が形成されて
いる。レジスト膜４はすでに、露光、現象等によ
りパターニングされている。そして、このレジス
ト膜４をマスクにして金属配線膜３がパターニン
グされる。このパターニングには、エツチング液
中に浸漬するウエツトエツチング（第１図ｂ）
と、エツチングガス囲気中にて行なうドライエツ
チング（第１図ｃ）とがあるが、いずれの場合
も、従来の方法では良好なパターニングは不可能
である。
膜２の上にAlやAl合金等の金属配線膜３が形成
され、さらにその上にレジスト膜４が形成されて
いる。レジスト膜４はすでに、露光、現象等によ
りパターニングされている。そして、このレジス
ト膜４をマスクにして金属配線膜３がパターニン
グされる。このパターニングには、エツチング液
中に浸漬するウエツトエツチング（第１図ｂ）
と、エツチングガス囲気中にて行なうドライエツ
チング（第１図ｃ）とがあるが、いずれの場合
も、従来の方法では良好なパターニングは不可能
である。
まず第１図ｂのウエツトエツチングの場合、レ
ジスト膜４として通常、ネガレジスト（東京応化
製OMR等）が使用され、エツチング液としてリ
ン酸に僅かの硝酸を加えた混合液が使用される
が、そのエツチング方向は等方的であり、さらに
レジスト膜４と金属配線膜３との密着性が悪く、
その界面にまでエツチング液が浸透するため、サ
イドエツチングが非常に大となり、図中５の如
く、エツチングの精度が悪いものとなる。そこで
密着性を良くするために、レジスト膜４のベーキ
ング温度や時間を大にすると、低融点金属である
Al等よりなる金属配線膜３に高温処理によるア
イグレーシヨンが発生し、エツチング後のパター
ンに切欠き部（いわゆる、虫くいやスプーンカツ
トと称されるもの）が生じてしまう。
ジスト膜４として通常、ネガレジスト（東京応化
製OMR等）が使用され、エツチング液としてリ
ン酸に僅かの硝酸を加えた混合液が使用される
が、そのエツチング方向は等方的であり、さらに
レジスト膜４と金属配線膜３との密着性が悪く、
その界面にまでエツチング液が浸透するため、サ
イドエツチングが非常に大となり、図中５の如
く、エツチングの精度が悪いものとなる。そこで
密着性を良くするために、レジスト膜４のベーキ
ング温度や時間を大にすると、低融点金属である
Al等よりなる金属配線膜３に高温処理によるア
イグレーシヨンが発生し、エツチング後のパター
ンに切欠き部（いわゆる、虫くいやスプーンカツ
トと称されるもの）が生じてしまう。
また第１図ｃのドライエツチング、特に平行平
板型のドライエツチングの場合、エツチングガス
として、BCl3とPCl3とAr等の混合ガスが、また
レジスト膜としてポジレジスト（東京応化社製
OFPR、シツプレイ社製AZ−1350等）が使用さ
れる。この様なドライエツチングは異方性エツチ
ングであるため、前述した様なウエツトエツチン
グの如きサイドエツチングは生じないが、図中６
の如き横穴が生じたり、又７の如きAlの突起が
生じたりする。前者の横穴については原因は不明
であり、後者については金属配線膜３とレジスト
膜４との密着性が悪いため生じるものと思われ
る。この様な横穴や突起を有する金属配線パター
ンは、実際上良質のパターンとはいえない。
板型のドライエツチングの場合、エツチングガス
として、BCl3とPCl3とAr等の混合ガスが、また
レジスト膜としてポジレジスト（東京応化社製
OFPR、シツプレイ社製AZ−1350等）が使用さ
れる。この様なドライエツチングは異方性エツチ
ングであるため、前述した様なウエツトエツチン
グの如きサイドエツチングは生じないが、図中６
の如き横穴が生じたり、又７の如きAlの突起が
生じたりする。前者の横穴については原因は不明
であり、後者については金属配線膜３とレジスト
膜４との密着性が悪いため生じるものと思われ
る。この様な横穴や突起を有する金属配線パター
ンは、実際上良質のパターンとはいえない。
本発明は、上記従来の欠点をなくすことを目的
とし、その特徴は基板上に形成された絶縁膜上に
Al又はAlを含有する合金からなる金属配線膜を
形成する工程、該金属配線膜の表面にリンシリケ
ートガラス膜又はプラズマCVD法による窒化硅
素膜を形成する工程、該リンシリケートガラス膜
又は窒化硅素膜上にレジスト膜を形成する工程、
該レジスト膜を露光、現像する工程、該レジスト
膜をマスクに該リンシリケートガラス膜又は窒化
硅素膜、及び該金属配線膜をエツチングしてパタ
ーニングする工程を有する半導体装置の製造方法
にある。
とし、その特徴は基板上に形成された絶縁膜上に
Al又はAlを含有する合金からなる金属配線膜を
形成する工程、該金属配線膜の表面にリンシリケ
ートガラス膜又はプラズマCVD法による窒化硅
素膜を形成する工程、該リンシリケートガラス膜
又は窒化硅素膜上にレジスト膜を形成する工程、
該レジスト膜を露光、現像する工程、該レジスト
膜をマスクに該リンシリケートガラス膜又は窒化
硅素膜、及び該金属配線膜をエツチングしてパタ
ーニングする工程を有する半導体装置の製造方法
にある。
以下本発明の一実施例を図面に従つて詳細に説
明する。
明する。
第２図は本実施例に係る各工程断面図で、それ
ぞれ第１図の従来例に対応している。本実施例で
は、AlやAl含有合金等の金属配線膜３の表面に
厚さ100〜200Å程度の薄い被膜８が形成されてい
る。この被膜８は、リンシリケートガラス膜、プ
ラズマCVD法によるSi3N4膜等レジスト膜４との
密着の良いものが良い。
ぞれ第１図の従来例に対応している。本実施例で
は、AlやAl含有合金等の金属配線膜３の表面に
厚さ100〜200Å程度の薄い被膜８が形成されてい
る。この被膜８は、リンシリケートガラス膜、プ
ラズマCVD法によるSi3N4膜等レジスト膜４との
密着の良いものが良い。
いずれの被膜８にしろ、本発明者の実験によれ
ば、金属配線膜３の表面にレジスト膜４と密着性
の良い被膜８を形成すると、次の様なパターニン
グの効果が得られた。第１の密着性が良いため、
レジスト膜４のポストベーキングは低温かつ短時
間で行なつても良く、ウエツトエツチング（第２
図ｂ）においては、サイドエツチングが少なく、
マイグレーシヨンによる切欠部も生じない。ま
た、ドライエツチング（第２図ｃ）においては、
Alの突起等も生じない。第２のドライエツチン
グ（第２図ｃ）において、従来問題となつていた
パターン側面への横穴も生じないで、良質のパタ
ーンニングが可能である。また、第３の金属配線
膜３の表面が酸化膜等で保護されているため、通
常その上に形成されるリンシリケートガラス膜の
リンと外部からの水分とのリン酸による腐食作用
の防止も可能である。
ば、金属配線膜３の表面にレジスト膜４と密着性
の良い被膜８を形成すると、次の様なパターニン
グの効果が得られた。第１の密着性が良いため、
レジスト膜４のポストベーキングは低温かつ短時
間で行なつても良く、ウエツトエツチング（第２
図ｂ）においては、サイドエツチングが少なく、
マイグレーシヨンによる切欠部も生じない。ま
た、ドライエツチング（第２図ｃ）においては、
Alの突起等も生じない。第２のドライエツチン
グ（第２図ｃ）において、従来問題となつていた
パターン側面への横穴も生じないで、良質のパタ
ーンニングが可能である。また、第３の金属配線
膜３の表面が酸化膜等で保護されているため、通
常その上に形成されるリンシリケートガラス膜の
リンと外部からの水分とのリン酸による腐食作用
の防止も可能である。
以上説明した様に本発明によれば、精度の良
い、質の良い金属配線膜のパターニングが可能
で、本発明は、起LSI等の微細加工において非常
に有効なものである。
い、質の良い金属配線膜のパターニングが可能
で、本発明は、起LSI等の微細加工において非常
に有効なものである。
第１図は従来例を説明するための断面図、第２
図は本発明の一実施例を説明するための断面図で
ある。 図中、１；基板、２；絶縁膜、３；金属配線
膜、４；レジスト膜、８；被膜。
図は本発明の一実施例を説明するための断面図で
ある。 図中、１；基板、２；絶縁膜、３；金属配線
膜、４；レジスト膜、８；被膜。
Claims (1)
- 【特許請求の範囲】 １ 基板上に形成された絶縁膜上にAl又はAlを
含有する合金からなる金属配線膜を形成する工
程、 該金属配線膜の表面にリンシリケートガラス膜
又はプラズマDVC法による窒化硅素膜を形成す
る工程、 該リンシリケートガラス膜又は窒化硅素膜上に
レジスト膜を形成する工程、 該レジスト膜を露光、現像する工程、 該レジスト膜をマスクに該リンシリケートガラ
ス膜又は窒化硅素膜、及び該金属配線膜をエツチ
ングしてパターニングする工程を有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55156540A JPS5780723A (en) | 1980-11-07 | 1980-11-07 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55156540A JPS5780723A (en) | 1980-11-07 | 1980-11-07 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5780723A JPS5780723A (en) | 1982-05-20 |
| JPH0224015B2 true JPH0224015B2 (ja) | 1990-05-28 |
Family
ID=15630021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55156540A Granted JPS5780723A (en) | 1980-11-07 | 1980-11-07 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5780723A (ja) |
-
1980
- 1980-11-07 JP JP55156540A patent/JPS5780723A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5780723A (en) | 1982-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| US3904454A (en) | Method for fabricating minute openings in insulating layers during the formation of integrated circuits | |
| JPS63300526A (ja) | 半導体装置の製造方法 | |
| JPH0224015B2 (ja) | ||
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JP2995749B2 (ja) | 半導体装置 | |
| JPH0336302B2 (ja) | ||
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPS61113062A (ja) | フオトマスク | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| KR910006544B1 (ko) | 접속창 형성방법 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| KR100475729B1 (ko) | 질화티타늄및텅스텐실리사이드막질식각용에천트와그제조방법및이를이용한반도체소자제조방법 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPH0513409A (ja) | 半導体装置の製造方法 | |
| JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 | |
| JPS5852341B2 (ja) | 半導体装置の製造方法 | |
| JPH0115145B2 (ja) | ||
| JPH0355973B2 (ja) | ||
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| JPH0314260A (ja) | 半導体装置の製造方法 |