JPH0224022B2 - - Google Patents
Info
- Publication number
- JPH0224022B2 JPH0224022B2 JP56138176A JP13817681A JPH0224022B2 JP H0224022 B2 JPH0224022 B2 JP H0224022B2 JP 56138176 A JP56138176 A JP 56138176A JP 13817681 A JP13817681 A JP 13817681A JP H0224022 B2 JPH0224022 B2 JP H0224022B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor
- emitter
- diode
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置に係り、特にエミツタ短
絡構造の電力用素子に関する。
絡構造の電力用素子に関する。
第１図は一般的なダーリントントランジスタの
等価回路を示すもので、前段のNPNトランジス
タ１及び後段のNPNトランジスタ２のエミツ
タ・ベース間にはそれぞれ抵抗３，４が接続され
ている。これらの抵抗３，４はトランジスタ１，
２の高温時でのコレクタ・エミツタ間の漏れ電流
の増加、スイツチング速度の増加及びトランジス
タ１，２の発振等を防止するためのものである。
第２図はこのダーリントントランジスタの半導体
チツプ５を外囲器（セラミツクケース）６内に封
止した状態を示す断面図である。
等価回路を示すもので、前段のNPNトランジス
タ１及び後段のNPNトランジスタ２のエミツ
タ・ベース間にはそれぞれ抵抗３，４が接続され
ている。これらの抵抗３，４はトランジスタ１，
２の高温時でのコレクタ・エミツタ間の漏れ電流
の増加、スイツチング速度の増加及びトランジス
タ１，２の発振等を防止するためのものである。
第２図はこのダーリントントランジスタの半導体
チツプ５を外囲器（セラミツクケース）６内に封
止した状態を示す断面図である。
また、第３図は上記ダーリントントランジスタ
の具体的な素子構造を示す断面図である。同図に
おいて、１１はN+層、１２はこのN+層１１上に
形成されたN-層、１３はこのN-層１２上に形成
されたベースとなるＰ層である。このＰ層１３に
は段差が設けられている。前段のトランジスタ１
のエミツタとなるN+層１４はＰ層１３内に形成
され、このN+層１４とＰ層１３はAl（アルミニ
ウム）電極配線層１５によつて短絡されている。
１６はベース電極である。一方、後段のトランジ
スタ２においては、エミツタとなる５個のN+層
１８1，１８2，１８3，１８4，１８5はそれぞれＰ
層１３上に突出形成されている。このうちN+層
１８4とN+層１８5との間にはベースのP+層１３
が突出して設けられ、これらN+層１８4，１８5
とP+層１３がAl電極配線層１９により短絡され
ている。N+層１８1〜１８3上にはそれぞれエミ
ツタ電極２０1〜２０3が形成され、またN+層１
８1〜１８3及びN+層１８5それぞれの隣接するＰ
層１３上にはベース電極２１1〜２１4が形成され
ている。上記エミツタ電極２０1〜２０3及びAl電
極配線層１９には緩衝板２２を介してエミツタ電
極体２３が共通に圧接接続されている。２４は絶
縁膜（SiO2）である。一方、N+層１１の裏面に
はAl層２５及び緩衝板２６を介してコレクタ電
極体２７が接続固定されている。なお、上記緩衝
板２２，２６は共にMo（モリブデン）又はＷ（タ
ングステン）で形成され、またエミツタ電極体２
３及びコレクタ電極体２７は共にCu（銅）で形成
されている。
の具体的な素子構造を示す断面図である。同図に
おいて、１１はN+層、１２はこのN+層１１上に
形成されたN-層、１３はこのN-層１２上に形成
されたベースとなるＰ層である。このＰ層１３に
は段差が設けられている。前段のトランジスタ１
のエミツタとなるN+層１４はＰ層１３内に形成
され、このN+層１４とＰ層１３はAl（アルミニ
ウム）電極配線層１５によつて短絡されている。
１６はベース電極である。一方、後段のトランジ
スタ２においては、エミツタとなる５個のN+層
１８1，１８2，１８3，１８4，１８5はそれぞれＰ
層１３上に突出形成されている。このうちN+層
１８4とN+層１８5との間にはベースのP+層１３
が突出して設けられ、これらN+層１８4，１８5
とP+層１３がAl電極配線層１９により短絡され
ている。N+層１８1〜１８3上にはそれぞれエミ
ツタ電極２０1〜２０3が形成され、またN+層１
８1〜１８3及びN+層１８5それぞれの隣接するＰ
層１３上にはベース電極２１1〜２１4が形成され
ている。上記エミツタ電極２０1〜２０3及びAl電
極配線層１９には緩衝板２２を介してエミツタ電
極体２３が共通に圧接接続されている。２４は絶
縁膜（SiO2）である。一方、N+層１１の裏面に
はAl層２５及び緩衝板２６を介してコレクタ電
極体２７が接続固定されている。なお、上記緩衝
板２２，２６は共にMo（モリブデン）又はＷ（タ
ングステン）で形成され、またエミツタ電極体２
３及びコレクタ電極体２７は共にCu（銅）で形成
されている。
このダーリントントランジスタにおいては、前
記トランジスタ１，２のエミツタ・ベース間の抵
抗３，４はそれぞれベースとなるＰ層１３の横方
向のシート抵抗を利用している。そのため、トラ
ンジスタ２側においては、エミツタのN+層１８4
とN+層１８5との間にベースとなるＰ層１３が突
出して設けられ、これらが表面においてAl電極
配線層１９により短絡される、所謂エミツタ短絡
構造となつている。同様にトランジスタ１側にお
いても、Ｐ層１３の段差部において、ベースのＰ
層１３とエミツタのN+層１４がAl電極配線層１
５によつて短絡されるエミツタ短絡構造となつて
いる。
記トランジスタ１，２のエミツタ・ベース間の抵
抗３，４はそれぞれベースとなるＰ層１３の横方
向のシート抵抗を利用している。そのため、トラ
ンジスタ２側においては、エミツタのN+層１８4
とN+層１８5との間にベースとなるＰ層１３が突
出して設けられ、これらが表面においてAl電極
配線層１９により短絡される、所謂エミツタ短絡
構造となつている。同様にトランジスタ１側にお
いても、Ｐ層１３の段差部において、ベースのＰ
層１３とエミツタのN+層１４がAl電極配線層１
５によつて短絡されるエミツタ短絡構造となつて
いる。
ところで、このダーリントントランジスタにお
いて、後段のトランジスタ２では、ベース・エミ
ツタ間の抵抗４の他に、コレクタ・エミツタ間に
は、ベース領域（Ｐ層１３）をアノード、コレク
タ領域（N-層１２及びN+層１１）をカソードと
する寄生ダイオードｄが、第１図に破線で示すよ
うにカソードをコレクタ側に向けて等価的に接続
された状態となつている。
いて、後段のトランジスタ２では、ベース・エミ
ツタ間の抵抗４の他に、コレクタ・エミツタ間に
は、ベース領域（Ｐ層１３）をアノード、コレク
タ領域（N-層１２及びN+層１１）をカソードと
する寄生ダイオードｄが、第１図に破線で示すよ
うにカソードをコレクタ側に向けて等価的に接続
された状態となつている。
従来、上記のような構造のダーリントントラン
ジスタを使用する場合には、上記抵抗４の抵抗値
のみに注目してダイオードとしての存在は無視す
るか、あるいはこのダイオードｄを積極的に利用
するかの２つの方法があり、特に積極的にダイオ
ードｄを利用する方法としては、このダイオード
ｄの面積を広くした高速フリーホイリングダイオ
ードとして用いるものがある。
ジスタを使用する場合には、上記抵抗４の抵抗値
のみに注目してダイオードとしての存在は無視す
るか、あるいはこのダイオードｄを積極的に利用
するかの２つの方法があり、特に積極的にダイオ
ードｄを利用する方法としては、このダイオード
ｄの面積を広くした高速フリーホイリングダイオ
ードとして用いるものがある。
第４図は上記第１図に示すダーリントントラン
ジスタを４個用いた直流モータを駆動するための
モータドライブ回路を示している。図において、
Q1〜Q4はそれぞれダーリントントランジスタで、
d1〜d4はこれら各ダーリントントランジスタQ1
〜Q4の後段トランジスタのコレクタ・エミツタ
間に等価的に接続された寄生ダイオード、D1〜
D4はこれら各寄生ダイオードd1〜d4にそれぞれ
並列的に接続される外部の高速フリーホイリング
ダイオード、Ｍは直流モータ、Ｌは励磁巻線、Ｅ
は電源である。この直流モータＭの回転は、ダー
リントントランジスタQ1〜Q4の各スイツチング
期間及び各位相を調整することにより制御されて
いる。例えば、正転状態ではダーリントントラン
ジスタQ1，Q4が共にオンして電流I1がトランジ
スタQ1→励磁巻線Ｌ→モータＭ→トランジスタ
Q4のように図中実線矢印で示す方向に流れ、こ
れによつて励磁巻線Ｌにエネルギが蓄えられ、そ
の後トランジスタQ1，Q4のいずれか一方がオフ
すると励磁巻線Ｌに蓄えられたエネルギにより電
流I2，I3が励磁巻線Ｌ→モータＭ→トランジスタ
Q3→電源Ｅ→トランジスタQ2のように図中点線
矢印方向にそれぞれ流れる。ここで、まずトラン
ジスタQ1，Q4が共にオンしていて直流モータＭ
が正方向に回転しているとする。次にトランジス
タQ1がオフ、トランジスタQ4がオフになると、
今迄流れていた電流は寄生ダイオードd3及び高速
フリーホイリングダイオードD3→寄生ダイオー
ドd2及び高速フリーホイリングダイオードD2を
流れる。次に再びトランジスタQ1がオンすると、
その直後トランジスタQ1に流れ始めた電流は励
磁巻線Ｌに向かわずダイオードd2，D2の逆回復
電流として流れる。このため、これらダイオード
d2，D2が回復するまでの間、トランジスタQ1に
は直流電源Ｅの電圧の殆んどが加わり大きな値の
電流が発生するので、これらダイオードd2，D2
の回復時間が長いとトランジスタQ1がその安全
動作領域からはずれて動作し、その結果トランジ
スタQ1は破壊するに到る。
ジスタを４個用いた直流モータを駆動するための
モータドライブ回路を示している。図において、
Q1〜Q4はそれぞれダーリントントランジスタで、
d1〜d4はこれら各ダーリントントランジスタQ1
〜Q4の後段トランジスタのコレクタ・エミツタ
間に等価的に接続された寄生ダイオード、D1〜
D4はこれら各寄生ダイオードd1〜d4にそれぞれ
並列的に接続される外部の高速フリーホイリング
ダイオード、Ｍは直流モータ、Ｌは励磁巻線、Ｅ
は電源である。この直流モータＭの回転は、ダー
リントントランジスタQ1〜Q4の各スイツチング
期間及び各位相を調整することにより制御されて
いる。例えば、正転状態ではダーリントントラン
ジスタQ1，Q4が共にオンして電流I1がトランジ
スタQ1→励磁巻線Ｌ→モータＭ→トランジスタ
Q4のように図中実線矢印で示す方向に流れ、こ
れによつて励磁巻線Ｌにエネルギが蓄えられ、そ
の後トランジスタQ1，Q4のいずれか一方がオフ
すると励磁巻線Ｌに蓄えられたエネルギにより電
流I2，I3が励磁巻線Ｌ→モータＭ→トランジスタ
Q3→電源Ｅ→トランジスタQ2のように図中点線
矢印方向にそれぞれ流れる。ここで、まずトラン
ジスタQ1，Q4が共にオンしていて直流モータＭ
が正方向に回転しているとする。次にトランジス
タQ1がオフ、トランジスタQ4がオフになると、
今迄流れていた電流は寄生ダイオードd3及び高速
フリーホイリングダイオードD3→寄生ダイオー
ドd2及び高速フリーホイリングダイオードD2を
流れる。次に再びトランジスタQ1がオンすると、
その直後トランジスタQ1に流れ始めた電流は励
磁巻線Ｌに向かわずダイオードd2，D2の逆回復
電流として流れる。このため、これらダイオード
d2，D2が回復するまでの間、トランジスタQ1に
は直流電源Ｅの電圧の殆んどが加わり大きな値の
電流が発生するので、これらダイオードd2，D2
の回復時間が長いとトランジスタQ1がその安全
動作領域からはずれて動作し、その結果トランジ
スタQ1は破壊するに到る。
ところで、上記外部の高速フリーホイリングダ
イオードD1〜D4としては一般に高速ダイオード
が用いられており、ダイオードの回復時間は極め
て短かい。しかしながら、各トランジスタQ1〜
Q4内の寄生ダイオードd1〜d4はトランジスタの
コレクタ飽和電圧VCE（sat）の改良及びペレツト
面積当りの電流増幅率を高くとるためにライフタ
イムが長くなるように設計されており、外部の高
速フリーホイリングダイオードD1〜D4に比較し
て同一面積、同一逆電流値の条件下では回復時間
が長い。このために上記ダイオードd2，D2に逆
回復電流が流れると、ダイオードD2が先に回復
して、この後ダイオードd2のみに逆回復電流が流
れることになる。この逆回復電流がトランジスタ
のオン時のベース電流と同様な動作で、電流増幅
された過大な逆回復電流となり、コレクタ電流Ic
としてエミツタ領域１８4，１８5に流れ込み、こ
れによつてエミツタの電流集中が発生し、上記ト
ランジスタQ1が破壊してしまうという欠点があ
る。
イオードD1〜D4としては一般に高速ダイオード
が用いられており、ダイオードの回復時間は極め
て短かい。しかしながら、各トランジスタQ1〜
Q4内の寄生ダイオードd1〜d4はトランジスタの
コレクタ飽和電圧VCE（sat）の改良及びペレツト
面積当りの電流増幅率を高くとるためにライフタ
イムが長くなるように設計されており、外部の高
速フリーホイリングダイオードD1〜D4に比較し
て同一面積、同一逆電流値の条件下では回復時間
が長い。このために上記ダイオードd2，D2に逆
回復電流が流れると、ダイオードD2が先に回復
して、この後ダイオードd2のみに逆回復電流が流
れることになる。この逆回復電流がトランジスタ
のオン時のベース電流と同様な動作で、電流増幅
された過大な逆回復電流となり、コレクタ電流Ic
としてエミツタ領域１８4，１８5に流れ込み、こ
れによつてエミツタの電流集中が発生し、上記ト
ランジスタQ1が破壊してしまうという欠点があ
る。
この発明は上記実情に鑑みてなされたもので、
その目的は、寄生ダイオードに流れる逆回復電流
の集中によるエミツタ短絡部の破壊を防止できる
ようにした信頼性の高い半導体装置を提供するこ
とにある。
その目的は、寄生ダイオードに流れる逆回復電流
の集中によるエミツタ短絡部の破壊を防止できる
ようにした信頼性の高い半導体装置を提供するこ
とにある。
以下、図面を参照してこの発明の一実施例を説
明する。第５図はダーリントントランジスタの平
面図、第６図は第５図のＡ−A′線に沿つた断面
図、第７図は上記ダーリントントランジスタの等
価回路図である。第５図及び第６図において、４
１はN+層、４２はこのN+層４１上に形成された
N-層、４３はこのN-層４２上に形成されたベー
スとなるＰ層である。このＰ層４３には段差が設
けられている。第７図のトランジスタ６１のエミ
ツタとなるN+層４４はＰ層４３内に形成され、
N+層４４とＰ層４３とは段差部においてAl電極
配線層４５により短絡されている。４６はベース
電極である。一方、第７図のトランジスタ６２の
エミツタとなる４個のN+層４８1，４８2，４８
３，４８4はそれぞれＰ層４３上に突出形成されて
いる。これらN+層４８1〜４８4のそれぞれの上
にはエミツタ電極４９1〜４９4が形成され、また
これらエミツタ電極４９1〜４９4間のＰ層４３上
にはベース電極５０1〜５０3がそれぞれ形成され
ている。そして、N+層４８1〜４８4の中で最右
端のN+層４８4においては、エミツタ電極４９4
を接続した領域以外の領域の一部がAl配線層５
１を介してベースとなるＰ層４３に接続されてい
る。そして、エミツタ電極４９1〜４９4には緩衝
板５２を介して一個のエミツタ電極体５３が共通
に圧接接続されている。一方、N+層４１の裏面
にはAl層５４及び緩衝板５５を介してコレクタ
電極体５６が接続固定されている。５７は絶縁膜
（SiO2）である。上記緩衝板５２，５５は共に
Mo又はＷで形成され、また、エミツタ電極体５
３及びコレクタ電極体５６は共にCuで形成され
ている。なお、第５図において、７０はAl配線
層５１及びベース電極５０1〜５０3を含む配線を
示す。
明する。第５図はダーリントントランジスタの平
面図、第６図は第５図のＡ−A′線に沿つた断面
図、第７図は上記ダーリントントランジスタの等
価回路図である。第５図及び第６図において、４
１はN+層、４２はこのN+層４１上に形成された
N-層、４３はこのN-層４２上に形成されたベー
スとなるＰ層である。このＰ層４３には段差が設
けられている。第７図のトランジスタ６１のエミ
ツタとなるN+層４４はＰ層４３内に形成され、
N+層４４とＰ層４３とは段差部においてAl電極
配線層４５により短絡されている。４６はベース
電極である。一方、第７図のトランジスタ６２の
エミツタとなる４個のN+層４８1，４８2，４８
３，４８4はそれぞれＰ層４３上に突出形成されて
いる。これらN+層４８1〜４８4のそれぞれの上
にはエミツタ電極４９1〜４９4が形成され、また
これらエミツタ電極４９1〜４９4間のＰ層４３上
にはベース電極５０1〜５０3がそれぞれ形成され
ている。そして、N+層４８1〜４８4の中で最右
端のN+層４８4においては、エミツタ電極４９4
を接続した領域以外の領域の一部がAl配線層５
１を介してベースとなるＰ層４３に接続されてい
る。そして、エミツタ電極４９1〜４９4には緩衝
板５２を介して一個のエミツタ電極体５３が共通
に圧接接続されている。一方、N+層４１の裏面
にはAl層５４及び緩衝板５５を介してコレクタ
電極体５６が接続固定されている。５７は絶縁膜
（SiO2）である。上記緩衝板５２，５５は共に
Mo又はＷで形成され、また、エミツタ電極体５
３及びコレクタ電極体５６は共にCuで形成され
ている。なお、第５図において、７０はAl配線
層５１及びベース電極５０1〜５０3を含む配線を
示す。
このダーリントントランジスタにおいては、ト
ランジスタ６１のエミツタ・ベース間の抵抗６３
は、従来と同様に第６図のＰ層４３のシート抵抗
を利用している。一方、トランジスタ６２のベー
ス・エミツタ間の抵抗６４は、ベース・エミツタ
間短絡用のAl配線層５１に緩衝板５２を介して
エミツタ電極体５３が圧接接続されていないた
め、N+層４８4のシート抵抗が利用されている。
すなわち、トランジスタ６２のコレクタ・エミツ
タ間には、前述したようなＰ層４３とN-層４２
及びN+層４１との間の寄生ダイオードｄと共に
抵抗６５（すなわち抵抗６４）が直列に接続され
た状態になつている。従つて、コレクタ・エミツ
タ間が逆方向にバイアスされ、寄生ダイオードｄ
が順方向にバイアスされた状態となつても抵抗６
５により逆回復電流が制限されるため、エミツタ
短絡部の破壊を防止できるものである。
ランジスタ６１のエミツタ・ベース間の抵抗６３
は、従来と同様に第６図のＰ層４３のシート抵抗
を利用している。一方、トランジスタ６２のベー
ス・エミツタ間の抵抗６４は、ベース・エミツタ
間短絡用のAl配線層５１に緩衝板５２を介して
エミツタ電極体５３が圧接接続されていないた
め、N+層４８4のシート抵抗が利用されている。
すなわち、トランジスタ６２のコレクタ・エミツ
タ間には、前述したようなＰ層４３とN-層４２
及びN+層４１との間の寄生ダイオードｄと共に
抵抗６５（すなわち抵抗６４）が直列に接続され
た状態になつている。従つて、コレクタ・エミツ
タ間が逆方向にバイアスされ、寄生ダイオードｄ
が順方向にバイアスされた状態となつても抵抗６
５により逆回復電流が制限されるため、エミツタ
短絡部の破壊を防止できるものである。
尚、上記実施例においては、NPNトランジス
タ６１，６２からなるダーリントントランジスタ
について説明したが、これに限定するものではな
く、PNPダーリントントランジスタに適用する
ことも可能である。また、エミツタ電極４９1〜
４９4とエミツタ電極体５３との接続は、圧接接
続に限らず半田付けでもよいことは勿論である。
タ６１，６２からなるダーリントントランジスタ
について説明したが、これに限定するものではな
く、PNPダーリントントランジスタに適用する
ことも可能である。また、エミツタ電極４９1〜
４９4とエミツタ電極体５３との接続は、圧接接
続に限らず半田付けでもよいことは勿論である。
以上のようにこの発明によれば、複数のエミツ
タ電極に共通接続されるエミツタ電極体をエミツ
タ・ベースの短絡部に接続させることなく、エミ
ツタ層のシート抵抗を利用する構成としたので、
寄生ダイオードにより発生する多大な逆回復電流
を制限することができ、エミツタ・ベースの短絡
部における破壊を防止できる。
タ電極に共通接続されるエミツタ電極体をエミツ
タ・ベースの短絡部に接続させることなく、エミ
ツタ層のシート抵抗を利用する構成としたので、
寄生ダイオードにより発生する多大な逆回復電流
を制限することができ、エミツタ・ベースの短絡
部における破壊を防止できる。
第１図はダーリントントランジスタを示す回路
図、第２図は上記トランジスタの半導体チツプを
外囲器に封止した状態を示す断面図、第３図は従
来のダーリントントランジスタの素子構造を示す
断面図、第４図はダーリントントランジスタを用
いたモータドライブ回路の構成図、第５図はこの
発明の一実施例に係るダーリントントランジスタ
の素子構造を示す平面図、第６図は第５図のＡ−
A′線に沿つた断面図、第７図は上記ダーリント
ントランジスタの等価回路図である。 ４２……N-層、４３……Ｐ層、４８1〜４８4
……N+層（エミツタ）、４９1〜４９4……エミツ
タ電極、５１……Al配線層、５３……エミツタ
電極体、６１，６２……NPNトランジスタ、６
３，６４，６５……抵抗、ｄ……寄生ダイオー
ド。
図、第２図は上記トランジスタの半導体チツプを
外囲器に封止した状態を示す断面図、第３図は従
来のダーリントントランジスタの素子構造を示す
断面図、第４図はダーリントントランジスタを用
いたモータドライブ回路の構成図、第５図はこの
発明の一実施例に係るダーリントントランジスタ
の素子構造を示す平面図、第６図は第５図のＡ−
A′線に沿つた断面図、第７図は上記ダーリント
ントランジスタの等価回路図である。 ４２……N-層、４３……Ｐ層、４８1〜４８4
……N+層（エミツタ）、４９1〜４９4……エミツ
タ電極、５１……Al配線層、５３……エミツタ
電極体、６１，６２……NPNトランジスタ、６
３，６４，６５……抵抗、ｄ……寄生ダイオー
ド。
Claims (1)
- １ ダーリントン接続される第１、第２のトラン
ジスタのうち、後段の第２のトランジスタのエミ
ツタ・コレクタ間にダイオードと抵抗を直列接続
する半導体装置において、平面を有する第一導電
型層の平面上に複数のメサ型第二導電型層を形成
してなる半導体本体と、前記第二導電型層それぞ
れの上に形成された金属電極層と、前記複数の第
二導電型層のうち少なくとも１個の導電型層にお
いて、前記金属電極層が接続された領域以外の領
域の一部を前記抵抗とし、この抵抗と前記ダイオ
ードの一端を構成する第一導電型層のみとを接続
する金属配線層と、前記複数の金属電極層に対し
て共通に接続された金属電極体とを具備したこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138176A JPS5839060A (ja) | 1981-09-02 | 1981-09-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138176A JPS5839060A (ja) | 1981-09-02 | 1981-09-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5839060A JPS5839060A (ja) | 1983-03-07 |
| JPH0224022B2 true JPH0224022B2 (ja) | 1990-05-28 |
Family
ID=15215816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138176A Granted JPS5839060A (ja) | 1981-09-02 | 1981-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839060A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0614417U (ja) * | 1991-05-30 | 1994-02-25 | 自動車部品工業株式会社 | エンジンのブローバイガス還流装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310055A (ja) * | 1986-07-01 | 1988-01-16 | Ube Ind Ltd | 溶湯注湯方法 |
| JP5365035B2 (ja) * | 2008-03-17 | 2013-12-11 | 富士電機株式会社 | 電力変換装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5127892B2 (ja) * | 1973-06-21 | 1976-08-16 | ||
| JPS5727052A (en) * | 1980-07-25 | 1982-02-13 | Nec Corp | Semiconductor device |
-
1981
- 1981-09-02 JP JP56138176A patent/JPS5839060A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0614417U (ja) * | 1991-05-30 | 1994-02-25 | 自動車部品工業株式会社 | エンジンのブローバイガス還流装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5839060A (ja) | 1983-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793383B2 (ja) | 半導体装置 | |
| JPH037144B2 (ja) | ||
| JP3172642B2 (ja) | 半導体装置 | |
| JPS59104165A (ja) | 電力用トランジスタ | |
| JPH0224022B2 (ja) | ||
| GB2061001A (en) | Semiconductor device | |
| JPH0378787B2 (ja) | ||
| JP3469730B2 (ja) | 半導体素子 | |
| JPH05267675A (ja) | 半導体装置 | |
| US4398205A (en) | Gate turn-off device with high turn-off gain | |
| JPS5849104B2 (ja) | 半導体スイツチ | |
| JPS586312B2 (ja) | ハンドウタイセイギヨソウチ | |
| JP2526960B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0326679Y2 (ja) | ||
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JPS6122867B2 (ja) | ||
| JPH0448024Y2 (ja) | ||
| JPS59207654A (ja) | 半導体装置 | |
| JPS6141247Y2 (ja) | ||
| JPS58220470A (ja) | 半導体装置 | |
| JPS5917861A (ja) | ゲ−トタ−ンオフ制御回路 | |
| JPH02264516A (ja) | 絶縁ゲート型バイポーラトランジスタの駆動回路 | |
| JPS6024051A (ja) | 半導体装置 | |
| JPH0545094B2 (ja) | ||
| JPH0417026B2 (ja) |