JPH0438016A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はディジタル回路とアナログ回路か混在する半
導体集積回路に関するものである。

［従来の技術］ 第３図は従来のディジタル回路とアナログ回路が混在す
る半導体集積回路構成するブロック図で、図において、
（１）はデジタル回路部、（２）はアナログ回路部、（
３）はアナログ回路部（２）の出力をディジタル値に変
換するＡ／Ｄ変換回路、（４）はデジタル回路部（１）
とアナログ回路（２）とＡ／Ｄ変換回路（３）により構
成されている半導体集積回路、（５）はデジタル回路部
（１）のティジタル入力端子、（６）はディジタル回路
部（１）のティジタル出力端子、（７）はアナログ回路
部（２）のアナログ出力端子、（８）はアナログ回路部
（２）のアナログ出力端子、（９ａ）　（９ｂ）はアナ
ログ回路部（２）の出力オフセット電圧を調整する為の
外付は回路か接続されるオフセット電圧調整端子、（ｌ
Ｏ）はオフセット電圧調整回路である。

次に第４図を参照しなから第３図の動作について説明す
る。

第４図は第３図の半導体集積回路（４）のオフセット電
圧調整手順を説明するフローチャートである。なお、■
〜■は各ステップを示す。

先ず、外部からのリセット（Ｘ号によりディジタル回路
部（１）にリセットをかける■。次いて、アナログ入力
端子（７）にオフセット電圧調整時の入力条件を設定し
■、アナログ出力端子（８）の出力オフセット電圧を測
定し■、出力オフセット電圧がゼロかどうかを判定し■
、比カオフセット電圧がゼロであれば、リセットを解除
し■、オフセット電圧調整のフローを終了する。一方、
■の判定でＮＯの場合は、オフセット調整回路を作動さ
せ■、再度比カオフセット電圧を測定し■、出力オフセ
ット電圧がセロになるまでそれを繰り返す。

［発明が解決しようとする課題］ 従来の半導体集積回路は以上のように構成されていたの
で、外付けのオフセット電圧調整回路が必要で、またこ
のオフセット電圧調整回路の経時変化等によるオフセッ
ト電圧のドリフトが発生する等の問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、外付けのオフセット電圧調整回路を必要とし
ない高精度のアナログ回路とディジタル回路とか混在す
る半導体集積回路を得ることを目的とする。

口課題を解決するための手段］ この発明に係る半導体集積回路は、ディジタル回路部に
オフセット電圧演算回路を備えたものである。

［作用コ この発明における半導体集積回路は、システムリセット
時にアナログ回路部分で発生したオフセット電圧をＡ／
Ｄ変換回路でＡ／Ｄ変換し、誤差電圧をオフセット電圧
演算回路により演算しディジタル回路部分で処理する。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示すディジタル回路とアナロ
グ回路が混在する半導体集積回路の構成を示すブロック
図で、図において、（１）はデジタル回路部、（２）は
アナログ回路部、（３）はアナログ回路部（２）の出力
をディジタル値に変換するＡ／Ｄ変換回路、（４）はデ
ジタル回路部（１）　とアナログ回路部（２）とＡ／Ｄ
変換回路（３）により構成されている半導体集積回路、
（５）はデジタル回路部（１）のディジタル入力端子、
（６）はディジタル回路部（１）のディジタル出力端子
、（７）はアナログ回路部（２）のアナログ入力端子、
（８）はアナログ回路部（２）のアナログ出力端子、（
１１）はディジタル回路部（１）に設けられたオフセッ
ト電圧演算回路である。

次に動作について説明する。第２図は第１図の半導体集
積回路（４）のリセット時の動作を説明するフローチャ
ートである。なお、■〜■は各ステップを示す。

先ず、外部からのリセット信号によりディジタル回路部
（１）にリセットをかける■。次いで、アナログ回路部
（２）の入力条件をディジタル回路部（１）より設定し
■、Ａ／Ｄ変換回路（３）の出力を読み込み■、その誤
差電圧をオフセット電圧演算回路（１１）に記憶させ■
、リセットを解除する■。

以上のフローをリセット時のキャリブレーションルーチ
ンとし、リセットをかける毎に行い、リセット解除後の
動作時では、オフセット電圧演算回路（１１）でＡ／Ｄ
変換回路（３）の出力が演算され、ディジタル回路部（
１）で処理される。

［発明の効果］ 以上のようにこの発明によれば、オフセット電圧演算回
路で誤差電圧を演算するようにしたので、外付けのオフ
セット電圧調整回路を必要とせず安価にでき、また、リ
セットをかける毎に誤差電圧を読み込むので、経時変化
のない高精度の半導体集積回路が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるディジタル回路とア
ナログ回路が混在した半導体集積回路の構成を示すブロ
ック図、第２図は第１図のりセクト時の動作を説明する
フローチャート、第３図は従来のディジタル回路とアナ
ログ回路か混在した半導体集積回路の構成を示すブロッ
ク図、第４図は第３図の動作を説明するフローチャート
である。 図において、（１）はディジタル回路部、（２）はアナ
ログ回路部、（３）はＡ／Ｄ変換回路、（４）は半導体
集積回路、（５）はディジタル入力端子、（６）はディ
ジタル出力端子、（７）はアナログ入力端子、（８）は
アナログ出力端子、（１１）はオフセット電圧演算回路
を示す。 なお、図中、同一符号は同一　または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　ディジタル回路部と、アナログ回路部と、Ａ／Ｄ変換
   回路と、上記ディジタル回路部内に上記アナログ回路部
   で生じたオフセット電圧を記憶し演算する為のオフセッ
   ト電圧演算回路を備え、システムリセット時に上記アナ
   ログ回路部で生じたオフセット電圧を上記Ａ／Ｄ変換回
   路によりＡ／Ｄ変換し、上記オフセット電圧演算回路に
   記憶し、リセット解除後、動作時に上記オフセット電圧
   演算回路で演算しながら動作することを特徴とする半導
   体集積回路。