JPH0224563U - - Google Patents
Info
- Publication number
- JPH0224563U JPH0224563U JP1988101112U JP10111288U JPH0224563U JP H0224563 U JPH0224563 U JP H0224563U JP 1988101112 U JP1988101112 U JP 1988101112U JP 10111288 U JP10111288 U JP 10111288U JP H0224563 U JPH0224563 U JP H0224563U
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- view
- semiconductor device
- perspective
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Description
第１図〜第１３図は本考案の実施例を示すもの
で、第１図Ａは第一実施例に係る半導体装置の部
分斜視図、第１図Ｂは第１図ＡのＢ−Ｂ面断面斜
視図、第１図Ｃは第１図ＡのＣ−Ｃ面断面斜視図
、第１図Ｄはこの半導体装置における一部の回路
を説明する説明図を示し、また、第２図Ａ〜第９
図Ｃは第一実施例に係る半導体装置の製造工程を
示すもので、第２図Ａはフイールド酸化膜形成後
の基板斜視図、第２図Ｂは第２図ＡのＢ−Ｂ面断
面斜視図、第２図Ｃは第２図ＡのＣ−Ｃ面断面斜
視図、第３図Ａはポリシリコン層形成後の基板斜
視図、第３図Ｂは第３図ＡのＢ−Ｂ面断面斜視図
、第３図Ｃは第３図ＡのＣ−Ｃ面断面斜視図、第
４図Ａは酸化シリコン膜形成後の基板斜視図、第
４図Ｂは第４図ＡのＢ−Ｂ面断面斜視図、第４図
Ｃは第４図ＡのＣ−Ｃ面断面斜視図、第５図Ａは
第一金属層形成後の基板斜視図、第５図Ｂは第５
図ＡのＢ−Ｂ面断面斜視図、第５図Ｃは第５図Ａ
のＣ−Ｃ面断面斜視図、第６図Ａは酸化シリコン
膜形成後の基板斜視図、第６図Ｂは第６図ＡのＢ
−Ｂ面断面斜視図、第６図Ｃは第６図ＡのＣ−Ｃ
面断面斜視図、第７図Ａは酸化シリコン膜に開口
を開設した後における基板斜視図、第７図Ｂは第
７図ＡのＢ−Ｂ面断面斜視図、第７図Ｃは第７図
ＡのＣ−Ｃ面断面斜視図、第８図Ａは第二金属膜
形成後における基板斜視図、第８図Ｂは第８図Ａ
のＢ−Ｂ面断面斜視図、第８図Ｃは第８図ＡのＣ
−Ｃ面断面斜視図、第９図Ａはビツト線形成後に
おける基板斜視図、第９図Ｂは第９図ＡのＢ−Ｂ
面断面斜視図、第９図Ｃは第９図ＡのＣ−Ｃ面断
面斜視図を夫々示し、また、第１０図は第二実施
例に係る半導体装置の部分斜視図を示し、第１１
図Ａ〜第１３図Ｂはこの実施例に係る半導体装置
の製造工程の一部を示しており、第１１図Ａは酸
化シリコン膜形成後その一部に開口を設けた基板
の斜視図、第１１図Ｂは第１１図ＡのＢ−Ｂ面断
面斜視図、第１２図Ａは第二金属膜形成後におけ
る基板斜視図、第１２図Ｂは第１２図ＡのＢ−Ｂ
面断面斜視図、第１３図Ａはビツト線形成後にお
ける基板斜視図、第１３図Ｂは第１３図ＡのＢ−
Ｂ面断面斜視図を夫々示し、また、第１４図〜第
１９図は従来例を示しており、第１４図Ａは従来
における半導体装置の部分斜視図、第１４図Ｂは
第１４図ＡのＢ−Ｂ面断面斜視図、第１４図Ｃは
第１４図ＡのＣ−Ｃ面断面斜視図、第１５図はメ
モリ・セル・アレイの動作説明図、第１６図〜第
１７図はＲＯＭを構成するＭＯＳ型半導体素子の
構成断面図、第１８図〜第１９図はそのＭＯＳ型
半導体装置の製造工程を示す工程説明図である。 符号説明、１……基板、２……ゲート電極、３
……ワード線、４……絶縁層、５……ビツト線、
６……第二金属層、７……第一金属層、８……開
口、３１……ポリシリコン層、３２……金属層。
で、第１図Ａは第一実施例に係る半導体装置の部
分斜視図、第１図Ｂは第１図ＡのＢ−Ｂ面断面斜
視図、第１図Ｃは第１図ＡのＣ−Ｃ面断面斜視図
、第１図Ｄはこの半導体装置における一部の回路
を説明する説明図を示し、また、第２図Ａ〜第９
図Ｃは第一実施例に係る半導体装置の製造工程を
示すもので、第２図Ａはフイールド酸化膜形成後
の基板斜視図、第２図Ｂは第２図ＡのＢ−Ｂ面断
面斜視図、第２図Ｃは第２図ＡのＣ−Ｃ面断面斜
視図、第３図Ａはポリシリコン層形成後の基板斜
視図、第３図Ｂは第３図ＡのＢ−Ｂ面断面斜視図
、第３図Ｃは第３図ＡのＣ−Ｃ面断面斜視図、第
４図Ａは酸化シリコン膜形成後の基板斜視図、第
４図Ｂは第４図ＡのＢ−Ｂ面断面斜視図、第４図
Ｃは第４図ＡのＣ−Ｃ面断面斜視図、第５図Ａは
第一金属層形成後の基板斜視図、第５図Ｂは第５
図ＡのＢ−Ｂ面断面斜視図、第５図Ｃは第５図Ａ
のＣ−Ｃ面断面斜視図、第６図Ａは酸化シリコン
膜形成後の基板斜視図、第６図Ｂは第６図ＡのＢ
−Ｂ面断面斜視図、第６図Ｃは第６図ＡのＣ−Ｃ
面断面斜視図、第７図Ａは酸化シリコン膜に開口
を開設した後における基板斜視図、第７図Ｂは第
７図ＡのＢ−Ｂ面断面斜視図、第７図Ｃは第７図
ＡのＣ−Ｃ面断面斜視図、第８図Ａは第二金属膜
形成後における基板斜視図、第８図Ｂは第８図Ａ
のＢ−Ｂ面断面斜視図、第８図Ｃは第８図ＡのＣ
−Ｃ面断面斜視図、第９図Ａはビツト線形成後に
おける基板斜視図、第９図Ｂは第９図ＡのＢ−Ｂ
面断面斜視図、第９図Ｃは第９図ＡのＣ−Ｃ面断
面斜視図を夫々示し、また、第１０図は第二実施
例に係る半導体装置の部分斜視図を示し、第１１
図Ａ〜第１３図Ｂはこの実施例に係る半導体装置
の製造工程の一部を示しており、第１１図Ａは酸
化シリコン膜形成後その一部に開口を設けた基板
の斜視図、第１１図Ｂは第１１図ＡのＢ−Ｂ面断
面斜視図、第１２図Ａは第二金属膜形成後におけ
る基板斜視図、第１２図Ｂは第１２図ＡのＢ−Ｂ
面断面斜視図、第１３図Ａはビツト線形成後にお
ける基板斜視図、第１３図Ｂは第１３図ＡのＢ−
Ｂ面断面斜視図を夫々示し、また、第１４図〜第
１９図は従来例を示しており、第１４図Ａは従来
における半導体装置の部分斜視図、第１４図Ｂは
第１４図ＡのＢ−Ｂ面断面斜視図、第１４図Ｃは
第１４図ＡのＣ−Ｃ面断面斜視図、第１５図はメ
モリ・セル・アレイの動作説明図、第１６図〜第
１７図はＲＯＭを構成するＭＯＳ型半導体素子の
構成断面図、第１８図〜第１９図はそのＭＯＳ型
半導体装置の製造工程を示す工程説明図である。 符号説明、１……基板、２……ゲート電極、３
……ワード線、４……絶縁層、５……ビツト線、
６……第二金属層、７……第一金属層、８……開
口、３１……ポリシリコン層、３２……金属層。
Claims (1)
- 【実用新案登録請求の範囲】 (1) ＭＯＳ型半導体素子群により構成されたメ
モリ・セル・アレイと、上記各半導体素子のゲー
ト電極に接続して配置されたワード線と、このワ
ード線上に絶縁層を介して配置され読出し信号の
経路となるビツト線とを備える半導体装置におい
て、 各半導体素子のドレイン電極には第一の金属層
が接続して配置されていると共に、 この第一の金属層上にはビツト線を構成する第
二の金属層が配置され、 上記第一の金属層と第二の金属層との接続の有
無により上記メモリの書込みがなされていること
を特徴とする半導体装置。 (2) 上記第一の金属層と第二の金属層との接続
の有無が、各金属層の間に絶縁層を介装するか否
かによりなされていることを特徴とする実用新案
登録請求の範囲第１項記載の半導体装置。 (3) 上記第一の金属層と第二の金属層との接続
の有無が、ビツト線を構成する第二の金属層を折
曲げ配置してなされていることを特徴とする実用
新案登録請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988101112U JPH0224563U (ja) | 1988-08-01 | 1988-08-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988101112U JPH0224563U (ja) | 1988-08-01 | 1988-08-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0224563U true JPH0224563U (ja) | 1990-02-19 |
Family
ID=31329807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988101112U Pending JPH0224563U (ja) | 1988-08-01 | 1988-08-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0224563U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8436359B2 (en) | 2006-07-21 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240762A (ja) * | 1985-08-15 | 1987-02-21 | Toshiba Corp | 読み出し専用半導体記憶装置およびその製造方法 |
| JPS62183166A (ja) * | 1986-02-06 | 1987-08-11 | Toshiba Corp | 読み出し専用半導体記憶装置 |
-
1988
- 1988-08-01 JP JP1988101112U patent/JPH0224563U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240762A (ja) * | 1985-08-15 | 1987-02-21 | Toshiba Corp | 読み出し専用半導体記憶装置およびその製造方法 |
| JPS62183166A (ja) * | 1986-02-06 | 1987-08-11 | Toshiba Corp | 読み出し専用半導体記憶装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8436359B2 (en) | 2006-07-21 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2013084963A (ja) * | 2006-07-21 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01198065A (ja) | 半導体記憶装置 | |
| JP2802455B2 (ja) | 半導体装置およびその製造方法 | |
| US5177574A (en) | Semiconductor memory device having a stacked type capacitor and manufacturing method therefor | |
| JPS5936262U (ja) | 半導体メモリ素子 | |
| US5225699A (en) | Dram having a large dielectric breakdown voltage between an adjacent conductive layer and a capacitor electrode and method of manufacture thereof | |
| JPS6123663B2 (ja) | ||
| JPS5853512B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3940495B2 (ja) | Ｓｒａｍセルの構造及びその製造方法 | |
| JPH01124234A (ja) | 分離酸化膜を有する半導体装置およびその製造方法 | |
| JPH0224563U (ja) | ||
| JPH0224562U (ja) | ||
| JPH0529571A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2606836B2 (ja) | 半導体記憶装置 | |
| JPH06151778A (ja) | スタティックｒａｍ | |
| JP2590900B2 (ja) | メモリ装置 | |
| JPH0648879Y2 (ja) | メモリ装置 | |
| JPS60196967A (ja) | ダイナミツクメモリセル | |
| JPH02285669A (ja) | メモリ装置 | |
| JP2835414B2 (ja) | 半導体装置 | |
| JPH0693502B2 (ja) | Ｍｏｓ型半導体集積回路装置 | |
| JP2696067B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS5827669B2 (ja) | 半導体記憶装置 | |
| JPH01130534U (ja) | ||
| JPS63167754U (ja) | ||
| JPS6018146B2 (ja) | Ｍｉｓ型半導体装置の製法 |