JPS63244657A

JPS63244657A - 半導体装置

Info

Publication number: JPS63244657A
Application number: JP62077071A
Authority: JP
Inventors: Toru Furuyama; 古山　透
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-30
Filing date: 1987-03-30
Publication date: 1988-10-12
Anticipated expiration: 2012-06-11
Also published as: JP2618883B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、特に樹脂封止型の半導体素子容器（プラスチ
ックパッケージ）を使用した半導体装置であって、集積
度が高く、しかも集積度が容易に損なわれてしまうこと
がない高性能、高信頼性を実現した半導体装置に関する
。

（従来の技術）半導体装置における半導体チップを収納するパッケージ
には、大別してセラミックとプラスチックに２１ＥＪ類
の材料が使用されている。このセラミックは一般に信頼
性の面でプラスチックより優れているが、かなり高価で
ある。これに対して、プラスチックは安価で、しかも自
動化に適し、例えばメモリー等のように大量生産で価格
競争力が求められる半導体チップのパッケージとしては
最適である。

従来の上記プラスチックパッケージを使用した半導体装
置は、第６図に示すように、一枚の金属板１に加工を施
して複数のリード２、ベッド３及び吊りピン４を成形し
、このベッド２の上面に半導体チップをマウントし、こ
の半導体チップのパッドと上記各リード２とをワイヤボ
ンディングした後、パッケージ樹脂５で樹脂封止し、し
かる後にリード２やベッド３を金属板（フレーム）１か
ら切離し、更にリード２を所望の形状に折曲げて、半導
体装置を構成していた。

この半導体装置のメモリーのパッケージの形態の一つと
して、第７図に示すようなＺＩＰ　（ジグザグ・インラ
イン・パッケージ）がある。これは、リード２のパッケ
ージ樹脂５からの出口を一側面に集中させ、この側面か
ら突出したり−ド２を互い違いに上下に屈曲させたもの
である。

（発明が解決しようとする問題点）しかしながら、上記従来例の場合、金属層が一層であっ
たため、例えばリードとベッドとを重合させることがで
きず、このためリードのレイアウトが制限されたり、所
望の面積と形状を確保したベッドを得ようとすると、リ
ードのレイアウトの関係でパッケージのサイズが大きく
なったりする不都合があった。

また、逆に一定のパッケージサイズを得ようとすると、
ベッドが小さくなり、従ってここにマウントする半導体
素子のチップ面積も小さくせねばならず、このため極端
に微細な寸法を用いて設計しなければならないといった
不都合があった。

特に、上記ＺＩＰの場合、リードの出口が一辺に集中し
ているため、この引き廻しが激しく、リードのキャパシ
タンスやインダクタンスは増し、またベッドサイズは小
さくなってしまうといった不都合があった。

本発明は上記に鑑み、大きなベッドサイズと小さなパッ
ケージサイズを両立することができるばかりでなく、耐
ノイズ性や、例えば耐湿性等の信頼性の高い半導体装置
を提供することを目的としてなされたものである。

〔発明の構成〕

（問題点を解決するための手段）本発明は上記目的を達成するため、リードまたはベッド
を別々の層で形成したり単一の金属板を折曲げて形成し
た金属層を、封止用樹脂やその他の誘電体等の絶縁層を
介在させて多層に積層し、このベッド上に搭載した半導
体チップを樹脂封止したものである。

（作　用）而して、２層以上の金属層を利用し、例えばリードを形
成した金属層とベッドを形成した金属層等とを絶縁層を
介在させつつオーバーラツプさせることにより、リード
及びベッドのレイアウトに、より大きな自由度を与えた
ものである。

（実施例）第１図及び第２図は本発明の一実施例を示し、上記ＺＩ
Ｐに適応させたものである。

即ち、一枚の金属板１に加工を施して、折曲げ線６を境
として、上層の金属膜となる上層部１ａと下層の金属膜
となる下層部１ｂとに分割するとともに、この上層部１
ａにはリード２、ベース３及び吊りビン４を、下層部１
ｂにこのベース３との重合部７と交差するり−ド２を夫
々レイアウトして形成し、組立ての際に、ベース３の上
面に半導体チップ８をマウントした後、折曲げ線６に沿
って折曲げるとともに、折曲げた２層の金属膜１ａ、ｌ
ｂの間に、ベース３とリード２の重合面のどちらか一方
に絶縁物質を付着させることにより絶縁層を介在させて
、両金属膜１ａ、ｌｂとの間を絶縁させる。

そして、このように折曲げた後、この半導体チップ８の
パッド８ａとリード２の先端との間をボンディングワイ
ヤ９でワイヤボンディングした後にパッケージ樹脂５で
樹脂封止し、しかる後に金属板（フレーム）１からリー
ド２及びベッド３を切離して半導体装置を構成したもの
である。

この場合、折曲げられた２層間の絶縁層の膜厚は厚く、
誘電率は低い方が、ベッド３とオーバーラツプするり−
ド２の寄生容量を小さくする上で好ましい。

なお、上記絶縁膜は折曲げる時に金属膜１　ａ　＋１ｂ
の間に空間を作っておき、封止時の樹脂をこの空間に充
填して絶縁するようにしても良く、また半導体チップ８
のベッド３へのマウントは金属板１を折曲げた後に行う
ようにしても良い。

第３図は他の実施例で、いわゆるＤＩＰ　（デュアル・
インライン・パッケージ）に適用した例を示し、一枚の
金属板１を折曲げ線６を境として、を層の金属膜となる
上層部１ａと下層の金属膜となる下層部１ｂとに二分し
て、その上方の下層部１ｂに四方に広がるリード２を、
その下方の上層部１ａにベッド３及び上下の吊りビン４
を夫々形成し、組立ての際にこれを折曲げ線６に沿って
折曲げるとともに、両者の重合部に絶縁層を介在させ、
上記と同様に半導体装置を構成するようにしたものであ
る。

第４図は更に他の実施例を示し、一枚の金属板１を折曲
げ線６を境として、上層の金属膜となる上層部１ａと下
層の金属膜となる下層部１ｂとに二分し、その上方の上
層部１ａにベッド３と吊りビン４を形成するとともに、
その下方の下層部１ｂに上記ベッド３との重合板１０を
形成し、この重合板１０に吊りビン４を連接し、この重
合板１０に先端を近接させてリード２を配設するととも
に、更にこの吊りビン４に接地端子１１又は電源端子を
連接したものである。

このようにすることによって、半導体チップ上で基板電
位を発生させる半導体素子、例えばダイナミックＲＡＭ
では、基板電位のノイズ対策が重要な課題となるが、ベ
ッドにｌＸ１Ｍ端子又は接地端子と大きな静電容量を持
たせることができ、基板電位の安定化を図るようにする
ことができる。

更に、第５図に示すように、２つに分離した重合板１０
ａ、１０ｂで上記第４図に示す重合板１０を構成し、一
方の重合板１０ａの吊りビン４を接地端子１１に、他方
の重合板１０ｂの吊りビン４を電源端子１２に夫々連続
させることにより、ベッド３に接地端子及び電源端子の
両方との静電容量を持たせるようにすることができる。

なお、基板電位のみならず、電源端子と接地端、子の間
にこの容量を形成して、電源ノイズの低減を図るように
することもできる。

このような場合、２層間の絶縁膜は耐圧が持つ範囲で極
力薄い方が良く、また誘電率が高い方が好ましい。

なお、上記実施例は、いずれも２層の金属層を備えたも
のを示しているが、３層又はこれ以上の多層にして、よ
り効果を高めるようにすることもできる。更に、例えば
第３図に示すものに、第５図に示すものを加えて、双方
の効果を同時に存するようにすることもできる。

更に、上記実施例では、組立て工程中に折曲げ工程を含
むことにより、単層の金属板を多層（２層）にするもの
を示しているが、例えば最初から２層以上の金属層を用
い、これらを貼り合せるようにして、ベッドやリードを
形成するようにしても良い。

この場合は、リードやベッドのパターンをテープ状に何
チップを連ねたリードテープの製造工程を変えることに
より、従来の組立て工程で対処することができる。また
、単一の金属層の場合は、リードテープの製造工程は従
来のままで対処することができ、しかも金型も一種類で
済み安価であるが、組立て工程の中に新たに折曲げ工程
を追加する必要が生じる。

〔発明の効果〕

本発明は上記のような構成であるので、大きなベッドを
有し、これに合った半導体チップを搭載したものを、小
さなパッケージで、しかもリードに阻害されることなく
実現することができる。

しかも、耐ノイズ性や、例えば耐湿性等の信頼性の向上
を図ることができるばかりでなく、引抜き等の外力に対
するリードの強度を強化するようにすることができると
いった効果がある。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示し、第１図は
半導体チップをボンディングした状態を示す平面図、第
２図は屈曲前の金属板のレイアウトを示す平面図、第３
図乃至第５図は夫々異なる他の実施例を示す第２図相当
図、第６図は従来の金属板のレイアウトを示す平面図、
第７図は従来のＺＩＰを示し、同図（イ）は平面図、同
図（ロ）は側面図、同図（ハ）は正面図である。１・・・金属板、１ａ・・・同上層部（金属層）、１ｂ
・・・同下層部（金属層）、２・・・リード、３・・・
ベッド、４・・・吊りピン、５・・・パッケージ樹脂、
８・・・半導体チップ、１０・・・重合板、１１・・・
接地端子、１２・・・電源端子。出願人代理人　　佐　　藤　　−雄芋　１　図蔓　２　図呼第　３　図第　４　図牟　５　図第６　図　　　　　２

Claims

【特許請求の範囲】１、リードまたはベッドを形成した金属層を絶縁層を介
在させて多層に積層し、このベッド上に搭載した半導体
チップを樹脂封止したことを特徴とする半導体装置。２、上記絶縁層に封止用樹脂を用いたことを特徴とする
特許請求の範囲第１項記載の半導体装置。３、上記絶縁層に封止用樹脂とは異なる誘電体を用いた
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。４、リードとベッドとを夫々別々の金属層で形成し、両
者を重合させて構成したことを特徴とする特許請求の範
囲第１項乃至第３項のいずれかに記載の半導体装置。５、単一の金属板を折曲げて多層の金属層を形成したこ
とを特徴とする特許請求の範囲第１項乃至第４項のいず
れかに記載の半導体装置。