JPH0224757A - 伝送路 - Google Patents
伝送路Info
- Publication number
- JPH0224757A JPH0224757A JP17366888A JP17366888A JPH0224757A JP H0224757 A JPH0224757 A JP H0224757A JP 17366888 A JP17366888 A JP 17366888A JP 17366888 A JP17366888 A JP 17366888A JP H0224757 A JPH0224757 A JP H0224757A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- functional module
- transmission
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、集積化された複数の機能モジュール間を接
続して、それぞれの機能モジュールを入出力する情報が
伝送される伝送路に関する。
続して、それぞれの機能モジュールを入出力する情報が
伝送される伝送路に関する。
(従来の技術)
大規模に集積化された複数の機能モジュールを接続する
伝送路としては、アドレス伝送路(アドレスバス)、デ
ータ伝送路(データバス)、υ1wJ信号伝送路(制御
バス)からなるバス形の伝送路が使用されるのが一般的
である。
伝送路としては、アドレス伝送路(アドレスバス)、デ
ータ伝送路(データバス)、υ1wJ信号伝送路(制御
バス)からなるバス形の伝送路が使用されるのが一般的
である。
このような単一な伝送路を用いて複数の機能モジュール
が接続された構成としては、例えば第3図に示すような
ものがある。
が接続された構成としては、例えば第3図に示すような
ものがある。
第3図において、4つの機能モジュール1.2゜3.4
は、アドレスバス5.データバス7、制御バス9からな
る単一な伝送路に接続されている。
は、アドレスバス5.データバス7、制御バス9からな
る単一な伝送路に接続されている。
機能モジュール1,2は、それぞれのバスの制御椛を有
するバスマスタである。機能上ジュール3は、機能モジ
ュール1.2とアクセスが高速な外部デバイス(図示せ
ず)とをインターフェイスする外部デバイスインターフ
ェイスである。機能モジュール4は、機能モジュール1
.2とアクセスが低速な外部デバイス(図示せず)とを
インターフェイスする外部デバイスインタフェイスであ
る。
するバスマスタである。機能上ジュール3は、機能モジ
ュール1.2とアクセスが高速な外部デバイス(図示せ
ず)とをインターフェイスする外部デバイスインターフ
ェイスである。機能モジュール4は、機能モジュール1
.2とアクセスが低速な外部デバイス(図示せず)とを
インターフェイスする外部デバイスインタフェイスであ
る。
アドレスバス5は、機能モジュール1.2が機能モジュ
ール3.4とこの機能モジュール3.4に接続された外
部デバイスを選択するためのアドレス情報を機能モジュ
ール3.4に与えるために用いられる。
ール3.4とこの機能モジュール3.4に接続された外
部デバイスを選択するためのアドレス情報を機能モジュ
ール3.4に与えるために用いられる。
データバス7は、機能モジュール1.2から機能モジュ
ール3.4への占出しデータ、あるいは機能モジュール
3,4から機能モジュール1.2への読出しデータの転
送に用いられる。
ール3.4への占出しデータ、あるいは機能モジュール
3,4から機能モジュール1.2への読出しデータの転
送に用いられる。
制御バス9は、上;ホした動作を制御する制御信号の伝
送に用いられる。
送に用いられる。
このような構成における動作タイミングを14図に示す
。第4図に示す動作タイミングは、以下に示す■〜■の
動作が順次行なわれる場合のタイミングである。
。第4図に示す動作タイミングは、以下に示す■〜■の
動作が順次行なわれる場合のタイミングである。
■機能モジュール2の機能モジュール4からのデータの
読込み動作。
読込み動作。
(2)機能モジュール1の機能モジュール3へのデータ
の書出し動作。
の書出し動作。
■機能モジュール1の機能モジュール3からのデータの
読込み動作 ■機能モジュール2の機能モジュール4へのデータの南
出し動作。
読込み動作 ■機能モジュール2の機能モジュール4へのデータの南
出し動作。
なお、第4図において、rRJは読込み動作、rWJは
書出し動作を示している。また、「〈1→3)」と「(
2→4)」は、それぞれ機能モジュール1から機能モジ
ュール3への動l/1′:(読込み/書出し)と、機能
モジュール2から機能モジュール4への動作(読込み/
書出し)を示している。
書出し動作を示している。また、「〈1→3)」と「(
2→4)」は、それぞれ機能モジュール1から機能モジ
ュール3への動l/1′:(読込み/書出し)と、機能
モジュール2から機能モジュール4への動作(読込み/
書出し)を示している。
第4図に示すように、機能モジュール4に接続された低
速な外部デバイスからのデータの読出しとf!s能モジ
ュール3に接続された高速な外部デバイスからの読出し
には、それぞれ2バスサイクルと1バスサイクルを必要
とする。高速な外部デバイスから読出されたデータは、
4バスサイクル目でデータバス7を介して機能モジュー
ル1に転送される。したがって、データバス7を転送さ
れるデータの競合を避けるために、機能モジュール2か
ら機能モジュール4へのアドレス情報の供給は、5バス
サイクル目で行なわれる。このため、−F記した■〜■
の動作にあっては、5バス)ナイクルを要することにな
る。
速な外部デバイスからのデータの読出しとf!s能モジ
ュール3に接続された高速な外部デバイスからの読出し
には、それぞれ2バスサイクルと1バスサイクルを必要
とする。高速な外部デバイスから読出されたデータは、
4バスサイクル目でデータバス7を介して機能モジュー
ル1に転送される。したがって、データバス7を転送さ
れるデータの競合を避けるために、機能モジュール2か
ら機能モジュール4へのアドレス情報の供給は、5バス
サイクル目で行なわれる。このため、−F記した■〜■
の動作にあっては、5バス)ナイクルを要することにな
る。
このように、第3図に示す構成にあっては、データバス
7におけるデータの競合を避けるために、データバス7
の伝送率が低下するという不具合を招いていた。
7におけるデータの競合を避けるために、データバス7
の伝送率が低下するという不具合を招いていた。
そこで、同一の伝送速度/データ幅でデータ伝送晴を増
加さt!で、伝送効率を高めるためには、上述した伝送
路を複数用いるのが一般的である。
加さt!で、伝送効率を高めるためには、上述した伝送
路を複数用いるのが一般的である。
このような複数のそれぞれ独立した伝送路を用いて複数
の機能モジュールが接続された構成としては、例えば第
5図に示すようなものがある。
の機能モジュールが接続された構成としては、例えば第
5図に示すようなものがある。
第5図は、第3図に示したと同様な機能モジュール1〜
4が、第3図に示したと同様な伝送路を2重化した2重
化伝送路を用いて接続されたものである。
4が、第3図に示したと同様な伝送路を2重化した2重
化伝送路を用いて接続されたものである。
第5図において、アドレスバス5.データバス7、制御
バス9からなる伝送路と、アドレスバス11、データバ
ス13.制御バス15からなる伝送路は、それぞれ機能
モジュール1,2に対応して割り付けられている。この
ような構成における前述した■〜■で示す動作のタイミ
ングは、第6図に示すようになる。第6図から明らかな
ように、伝送路を2重化した場合には、データバスが2
倍になるので、前述した4つの動作は4バスサイクルで
完了することになる。したがって、伝送効率は第3図に
示した単一な伝送路に比べて20%改善される。
バス9からなる伝送路と、アドレスバス11、データバ
ス13.制御バス15からなる伝送路は、それぞれ機能
モジュール1,2に対応して割り付けられている。この
ような構成における前述した■〜■で示す動作のタイミ
ングは、第6図に示すようになる。第6図から明らかな
ように、伝送路を2重化した場合には、データバスが2
倍になるので、前述した4つの動作は4バスサイクルで
完了することになる。したがって、伝送効率は第3図に
示した単一な伝送路に比べて20%改善される。
しかしながら、伝送路が2倍になるため、伝送路の占有
面積は増加する。特に、それぞれのバスを構成する信号
線の本数が多くなると、占有面積は著しく増加すること
になる。
面積は増加する。特に、それぞれのバスを構成する信号
線の本数が多くなると、占有面積は著しく増加すること
になる。
また、機能モジュール1,2を2組の独立した伝送路に
割り付けるため、それぞれの機能モジュール1.2のア
クセスをそれぞれの伝送路に割り振るための制御動作及
び制御機構が複雑になるという不具合を招いていた。
割り付けるため、それぞれの機能モジュール1.2のア
クセスをそれぞれの伝送路に割り振るための制御動作及
び制御機構が複雑になるという不具合を招いていた。
(発明が解決しよとする課題)
上述したように、バスマスタとなりうる複数の機能モジ
ュールと複数の被アクセスデバイスが単一の伝送路を介
して接続される場合には、複数のバスマスタのアクセス
が競合することがある。
ュールと複数の被アクセスデバイスが単一の伝送路を介
して接続される場合には、複数のバスマスタのアクセス
が競合することがある。
このため、単一の伝送路にあっては、この競合を避ける
ために、伝送効率が低下して伝送慢が減少するという問
題があった。
ために、伝送効率が低下して伝送慢が減少するという問
題があった。
特に、アクセス時間が異なる複数の外部デバイスがアク
セスされる場合には、それぞれの外部デバイスに対して
それぞれ別々に発生したアクヒス要求が同時に完了する
頻度が高くなり、このような場合には、伝送効率は著し
く低下することになる。
セスされる場合には、それぞれの外部デバイスに対して
それぞれ別々に発生したアクヒス要求が同時に完了する
頻度が高くなり、このような場合には、伝送効率は著し
く低下することになる。
方、複数の独立な伝送路を用いると、伝送効率の低下は
抑制される。その反面、伝送路の占有面積が増大すると
いう問題を招くことになる。さらに、制御が複雑化する
という問題があった。
抑制される。その反面、伝送路の占有面積が増大すると
いう問題を招くことになる。さらに、制御が複雑化する
という問題があった。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、集積化された複数の機能モ
ジュール間で入出力される情報を伝送して、占有面積の
増加が比較的少なくかつ伝送容量の大きな伝送路を提供
することにある。
、その目的とするところは、集積化された複数の機能モ
ジュール間で入出力される情報を伝送して、占有面積の
増加が比較的少なくかつ伝送容量の大きな伝送路を提供
することにある。
[発明の構成1
(課題を解決するための手段)
上記目的を達成するために、この発明は、集積化された
複数の機能モジュールを接続して情報が伝送される伝送
路であって、前記複数の機能モジュールを選択するアド
レス情報が伝送されるアドレス伝送路と、それぞれ独立
したデータがそれぞれ独立して伝送される複数のデータ
伝送路と、前記アドレス伝送路及び前記複数のデータ伝
送路における伝送を制御する制tIl信号が伝送される
制御信号伝送路とから構成される。
複数の機能モジュールを接続して情報が伝送される伝送
路であって、前記複数の機能モジュールを選択するアド
レス情報が伝送されるアドレス伝送路と、それぞれ独立
したデータがそれぞれ独立して伝送される複数のデータ
伝送路と、前記アドレス伝送路及び前記複数のデータ伝
送路における伝送を制御する制tIl信号が伝送される
制御信号伝送路とから構成される。
(作用)
上記構成において、この発明は、集積化された機能モジ
ュールを接続する伝送路にあって、データが伝送される
データ伝送路を複数備え、それぞれ独立したデータがそ
れぞれ独立してそれぞれのデータ伝送路を伝送するよう
にしている。
ュールを接続する伝送路にあって、データが伝送される
データ伝送路を複数備え、それぞれ独立したデータがそ
れぞれ独立してそれぞれのデータ伝送路を伝送するよう
にしている。
(実施例)
以下、図面を用いてこの発明の詳細な説明する。
第1図はこの発明の一実施例を示す図である。
同図は、この発明の一実施例に係る伝送路を介して、第
3図及び第5図に示したと同様の機能モジュールを接続
した構成を示している。この実施例の特徴とするところ
は、データバスのみを2重化したことにある。なお、第
1図において、第3図及び第5図と同符号のものは同一
機能を有し、その説明は省略づる。
3図及び第5図に示したと同様の機能モジュールを接続
した構成を示している。この実施例の特徴とするところ
は、データバスのみを2重化したことにある。なお、第
1図において、第3図及び第5図と同符号のものは同一
機能を有し、その説明は省略づる。
第1図において、伝送路は、アドレスバス21゜入力デ
ータバス23.出力データバス25.制御バス27とか
ら構成されている。
ータバス23.出力データバス25.制御バス27とか
ら構成されている。
アドレスバス23及びi制御バス27は、第3図及び第
5図に示したアドレスバス5.制御バス9と同様な機能
を有するものである。
5図に示したアドレスバス5.制御バス9と同様な機能
を有するものである。
入力データバス23は、それぞれの機能モジュール1〜
4に接続されている。入力データバス23は、バスマス
タとなる機能上ジュール1,2が、外部デバイスインタ
ーフェイスとなる機能モジュール3.4から読込まれる
データを入力する際に用いられるバスである。すなわち
、それぞれの外部デバイスから読出されたデータは、そ
れぞれ対応する機能モジュールに読込まれ、読込まれた
データは入力データバス23を介して機能モジュール1
,2に入力される。
4に接続されている。入力データバス23は、バスマス
タとなる機能上ジュール1,2が、外部デバイスインタ
ーフェイスとなる機能モジュール3.4から読込まれる
データを入力する際に用いられるバスである。すなわち
、それぞれの外部デバイスから読出されたデータは、そ
れぞれ対応する機能モジュールに読込まれ、読込まれた
データは入力データバス23を介して機能モジュール1
,2に入力される。
出力データバス25は、それぞれの機能モジュール1〜
4に接続されている。出力データバス25は、バスマス
タとなる機能モジュール1.2が、外部デバイスインタ
ーフェイスとなる機能モジュール3,4を介してデータ
を出力する際に用いられる。すなわち、それぞれの機能
モジュール1゜3から出力されたデータは、出力データ
バス25を介して機能モジュール3あるいは機能モジ1
−ル4に転送され、転送されたデータは、対応する機能
モジュール3,4を介して外部デバイスに与えられる。
4に接続されている。出力データバス25は、バスマス
タとなる機能モジュール1.2が、外部デバイスインタ
ーフェイスとなる機能モジュール3,4を介してデータ
を出力する際に用いられる。すなわち、それぞれの機能
モジュール1゜3から出力されたデータは、出力データ
バス25を介して機能モジュール3あるいは機能モジ1
−ル4に転送され、転送されたデータは、対応する機能
モジュール3,4を介して外部デバイスに与えられる。
このように、この実施例では、機能モジュール1.2と
機能上ジュール3,4との間でのデータの転送方向によ
り、データバスを入力データバス23と出力データバス
25とに分離して2重化している。
機能上ジュール3,4との間でのデータの転送方向によ
り、データバスを入力データバス23と出力データバス
25とに分離して2重化している。
次に、このような構成において、前述した4つのaJ作
■〜■を、第2図に示す動作タイミング図を参照して説
明する。
■〜■を、第2図に示す動作タイミング図を参照して説
明する。
まず、機能モジュール4及びこの機能モジュール4に接
続された低速な外部デバイスを選択するアドレス情報が
、1バスサイクル目で機能モジコール2からアドレスバ
ス23を介してそれぞれに与えられる。これにより、機
能モジュール4及び低速な外部デバイスが選択される。
続された低速な外部デバイスを選択するアドレス情報が
、1バスサイクル目で機能モジコール2からアドレスバ
ス23を介してそれぞれに与えられる。これにより、機
能モジュール4及び低速な外部デバイスが選択される。
選択された低速な外部デバイスは、制御バス27からm
能モジュール3を介して与えられる制御信号にしたがっ
て、データを読込み状態にある機能モジュール4に出ノ
フする。
能モジュール3を介して与えられる制御信号にしたがっ
て、データを読込み状態にある機能モジュール4に出ノ
フする。
次に、機能モジュール3及びこの機能モジュール3に接
続された高速な外部デバイスを選択するアドレス情報が
、2バスVイクル目で機能モジコール1からアドレスバ
ス23を介してそれぞれに与えられる。これにより、機
能モジュール3及び高速な外部デバイスが選択される。
続された高速な外部デバイスを選択するアドレス情報が
、2バスVイクル目で機能モジコール1からアドレスバ
ス23を介してそれぞれに与えられる。これにより、機
能モジュール3及び高速な外部デバイスが選択される。
機能モジュール3が選択されると、データが機能モジュ
ール1から出力データバス23に転送される。転送され
たデータは、制御バス27から機能モジュール3に与え
られる制御信号にしたがって、機能モジュール3に与え
られる。機能モジュール3に与えられたデータは、高速
な外部デバイスに与えられて書込まれる。
ール1から出力データバス23に転送される。転送され
たデータは、制御バス27から機能モジュール3に与え
られる制御信号にしたがって、機能モジュール3に与え
られる。機能モジュール3に与えられたデータは、高速
な外部デバイスに与えられて書込まれる。
このようにして、機能モジュール1の機能モジュール3
へのデータの書出し動作は、2バスサイクル目で完了す
る。
へのデータの書出し動作は、2バスサイクル目で完了す
る。
次に、機能モジュール1及びこの機能モジュール1に接
続された高速な外部デバイスを選択するアドレス情報が
、3バスサイクル目テ機能モジュール1からアドレスバ
ス21を介してそれぞれに与えられる。これにより、機
能モジュール1及び高速な外部デバイスが選択される。
続された高速な外部デバイスを選択するアドレス情報が
、3バスサイクル目テ機能モジュール1からアドレスバ
ス21を介してそれぞれに与えられる。これにより、機
能モジュール1及び高速な外部デバイスが選択される。
選択された高速な外部デバイスは、制御バス27から機
能モジュール3を介して与えられる制御信号にしたがっ
て、データを読込み状態にある機能モジュール3に出力
する。
能モジュール3を介して与えられる制御信号にしたがっ
て、データを読込み状態にある機能モジュール3に出力
する。
一方、1バスサイクル目でアクセスされた低速な外部デ
バイスから出力されるデータは、3バスサイクル目で機
能モジュール4から入力データバス23を介してm能七
ジュール2に入力される。
バイスから出力されるデータは、3バスサイクル目で機
能モジュール4から入力データバス23を介してm能七
ジュール2に入力される。
この入力されたデータは、制御バス27から与えられる
制御信号にしたがって、機能モジュール2に読込まれる
。
制御信号にしたがって、機能モジュール2に読込まれる
。
このようにして、機能モジュール2の機能モジュール4
からのデータの読込み動作は、3バスサイクル目で完了
する。
からのデータの読込み動作は、3バスサイクル目で完了
する。
次に、機能モジュール4及び機能モジュール4に接続さ
れた低速な外部デバイスを選択するアドレス情報が、4
バスリ゛イクル目で機能モジュール2からアドレスバス
21を介してそれぞれに与えられる。これにより、機能
モジュール4及び低速な外部デバイスが選択される。、
機能モジュール4が選択されると、データが機能モジュ
ール2から出力データバス23に転送される。転送され
たデータは、制御バス27から機能モジュール4に与え
られる制御信号にしたがって、機能モジュール4に与え
られる。このようにして、機能モジュール2の機能モジ
ュール4へのデータの書出し動作は、4バスサイクル目
で完了する。
れた低速な外部デバイスを選択するアドレス情報が、4
バスリ゛イクル目で機能モジュール2からアドレスバス
21を介してそれぞれに与えられる。これにより、機能
モジュール4及び低速な外部デバイスが選択される。、
機能モジュール4が選択されると、データが機能モジュ
ール2から出力データバス23に転送される。転送され
たデータは、制御バス27から機能モジュール4に与え
られる制御信号にしたがって、機能モジュール4に与え
られる。このようにして、機能モジュール2の機能モジ
ュール4へのデータの書出し動作は、4バスサイクル目
で完了する。
一方、3バスサイクル目でアクセスされた高速な外部デ
バイスから出力されるデータは、4バスサイクル目で機
能モジュール3から入力データバス23を介して機能モ
ジュール1に与えられる。
バイスから出力されるデータは、4バスサイクル目で機
能モジュール3から入力データバス23を介して機能モ
ジュール1に与えられる。
m i t−ジュール1に与えられたデータは、制御バ
ス27から機能モジュール1に与えられる制御信号にし
たがって、機能モジュール1に読込まれる。
ス27から機能モジュール1に与えられる制御信号にし
たがって、機能モジュール1に読込まれる。
このようにして、機能モジュール1の機能モジュール3
からのデータの読込み動作は、4バスサイクル目で完了
する。
からのデータの読込み動作は、4バスサイクル目で完了
する。
このように、4バスサイクル目で機能モジュール2が機
能上ジュール4にアクセスするようにしても、機能モジ
ュール3から出ツノされるデータと、機能モジュール2
から出力されるデータとは、それぞれ別のデータバスを
介して転送されるため、データが競合することはない。
能上ジュール4にアクセスするようにしても、機能モジ
ュール3から出ツノされるデータと、機能モジュール2
から出力されるデータとは、それぞれ別のデータバスを
介して転送されるため、データが競合することはない。
したがって、前述した4つの動作は、4バスサイクルで
完了する。ゆえに、伝送路を2申化した場合と同等の伝
送効率を得ることができ、単一の伝送路に比べて伝送効
率が20%高められて大きな伝送容量を得ることができ
るようになる。
完了する。ゆえに、伝送路を2申化した場合と同等の伝
送効率を得ることができ、単一の伝送路に比べて伝送効
率が20%高められて大きな伝送容量を得ることができ
るようになる。
方、この実施例の伝送路では、例えばアドレスバス5及
びデータバス7がそれぞれ32木の信号線からなり、制
御バス9が16本の信号線からなる単一の伝送路に対し
て、2重化したデータバスの信号線32本が増加する。
びデータバス7がそれぞれ32木の信号線からなり、制
御バス9が16本の信号線からなる単一の伝送路に対し
て、2重化したデータバスの信号線32本が増加する。
このため、伝送路の占有面積は40%増加することにな
る。
る。
しかしながら、伝送路をすべて2明化した場合には、単
一の伝送路に比べて信号線が80本増加することになる
。これに対して、この実施例では32本の増加ですむこ
とになる。すなわち、この実施例の伝送路は、2重化さ
れた伝送路に比べて48本の信号線が削減され、占有面
積を30%削減することができる。
一の伝送路に比べて信号線が80本増加することになる
。これに対して、この実施例では32本の増加ですむこ
とになる。すなわち、この実施例の伝送路は、2重化さ
れた伝送路に比べて48本の信号線が削減され、占有面
積を30%削減することができる。
また、それぞれの機能モジュール1〜4のアクセスを複
数のそれぞれ独立した伝送路に割り振る必要がなくなる
ためIII′aIfi簡単になる。
数のそれぞれ独立した伝送路に割り振る必要がなくなる
ためIII′aIfi簡単になる。
[発明の効1]
以上説明したように、この発明によれば、データが伝送
されるデータ伝送路を複数化して、それぞれ独立したデ
ータがそれぞれ独立してそれぞれのデータ伝送路を伝送
するようにしたので、占有面積の大幅な増加を招くこと
なく、高い伝送効率で伝送容量の大きな伝送路を提供す
ることができるようになる。
されるデータ伝送路を複数化して、それぞれ独立したデ
ータがそれぞれ独立してそれぞれのデータ伝送路を伝送
するようにしたので、占有面積の大幅な増加を招くこと
なく、高い伝送効率で伝送容量の大きな伝送路を提供す
ることができるようになる。
第1図はこの発明の一実施例を示す構成図、第2図は第
1図に示すシステムの動作タイミングを示す図、第3図
及び第5図は従来の伝送路を用いたシステムの構成を示
す図、第4図及び第6因はそれぞれ第3図及び第5図に
示すシステムの動作タイミングを示す図である。 1.2.3.4・・・機能モジュール 21・・・アドレスバス 23・・・入力データバス 25・・・出ツノデータバス 27・・・制御バス
1図に示すシステムの動作タイミングを示す図、第3図
及び第5図は従来の伝送路を用いたシステムの構成を示
す図、第4図及び第6因はそれぞれ第3図及び第5図に
示すシステムの動作タイミングを示す図である。 1.2.3.4・・・機能モジュール 21・・・アドレスバス 23・・・入力データバス 25・・・出ツノデータバス 27・・・制御バス
Claims (2)
- (1)集積化された複数の機能モジュールを接続して情
報が伝送される伝送路であって、前記複数の機能モジュ
ールを選択するアドレス情報が伝送されるアドレス伝送
路と、 それぞれ独立したデータがそれぞれ独立して伝送される
複数のデータ伝送路と、 前記アドレス伝送路及び前記複数のデータ伝送路におけ
る伝送を制御する制御信号が伝送される制御信号伝送路
と を有することを特徴とする伝送路。 - (2)前記データ伝送路は、外部から所定の機能モジュ
ールを介して所定の機能モジュールに入力されるデータ
が伝送される入力データ伝送路と、所定の機能モジュー
ルから出力されて所定の機能モジュールを介して外部に
出力されるデータが伝送される出力データ伝送路と からなることを特徴とする請求項1記載の伝送路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17366888A JPH0224757A (ja) | 1988-07-14 | 1988-07-14 | 伝送路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17366888A JPH0224757A (ja) | 1988-07-14 | 1988-07-14 | 伝送路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0224757A true JPH0224757A (ja) | 1990-01-26 |
Family
ID=15964885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17366888A Pending JPH0224757A (ja) | 1988-07-14 | 1988-07-14 | 伝送路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0224757A (ja) |
-
1988
- 1988-07-14 JP JP17366888A patent/JPH0224757A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7539812B2 (en) | System and method to increase DRAM parallelism | |
| JPH0224757A (ja) | 伝送路 | |
| JPH0546527A (ja) | デユアルポートメモリ回路 | |
| JPH09223103A (ja) | 情報処理システム | |
| KR100441996B1 (ko) | 직접 메모리 액세스 제어기 및 제어 방법 | |
| JPH03204753A (ja) | Dma制御装置 | |
| JPS6217879Y2 (ja) | ||
| EP0284094B1 (en) | Tandem priority resolver | |
| JPH07175768A (ja) | デュアルcpuシステム | |
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| JPS63292356A (ja) | Dma制御装置 | |
| KR0137841Y1 (ko) | 멀티프로세서 시스템의 데이타 전송 제어 장치 | |
| JPH01175056A (ja) | プログラム転送方式 | |
| JP2002278922A (ja) | コンピュータバスシステム | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JPS5999522A (ja) | 入出力制御方式 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH02148244A (ja) | マイクロプロセッサ | |
| JPS63305447A (ja) | メモリアクセス制御回路 | |
| JPS61195450A (ja) | 共有レジスタのインタフエ−ス方式 | |
| JPS6057095B2 (ja) | 記憶装置 | |
| JPH0553973A (ja) | 情報処理システム | |
| JPH01116861A (ja) | データ転送システム |