JPH02251174A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＩ　Ｉ　Ｌ　（ｌｎｔｅｇｒａｔｅｄ　Ｉｎｊ
ｅｃｔｉｏｎ　Ｌｏｇｉｃ；インチグレーティラド・イ
ンジェクション・ロジック）によるデジタル回路等と受
光回路とか同一基板に形成されるデジタル回路・受光回
路等の混在回路を構成する半導体装置に関するものであ
る。

〔従来の技術〕

従来、ＩＩＬとホトダイオードとが同一基板に構成され
た半導体装置としては例えば第２図に示される構造のも
のがあり、このＩＩＬ部の等価回路は第３図に示される
。

デジタル回路を構成するＩＬＬは横形（ラテラル）のｐ
ｎｐトランジスタ１と、逆方向で縦形のｎｐｎ　トラン
ジスタ２とから構成されている。ｐ型の半導体基板３に
はｐ型のエピタキシャル層４が形成され、このエピタキ
シャル層４はトランジスタ１のベースおよびトランジス
タ２のエミッタに相当するものになっている。また、エ
ピタキシャル層４にはトランジスタ１のエミッタに相当
スるインジェクタがｐ型の不純物領域５により形成され
てｌｎｊ、端子に引き出され、同時にトランジスタ１の
コレクタおよびトランジスタ２のベースに相当するｐ型
の不純物領域６か形成されてＩＮ端子に引き出されてい
る。さらに、ｐ型の不純物領域６にはトランジスタ２の
マルチコレクタに相当するｎ＋型の不純物領域７，８．
９が形成され、０１．０２，０３端子に引き出されてい
る。

また、受光回路を構成するホトダイオードは、分離領域
２７により電気的に絶縁された同一基板３上のエピタキ
シャル層４に形成され、ｐ型の不純物領域２８とｎ型の
エピタキシャル層４および不純物領域２９とから構成さ
れている。

〔発明が解決しようとする課題〕

上記従来のＩＩＬを構成する半導体装置においては、逆
方向のｎ　ｐ　ｎ　ｌ□ランジスタ２のエミッタ接地電
流増幅率（β　）は少なくとも２ないしはそれ以上であ
ることか必要である。このためには、トランジスタ２の
注入効率を上げることが必要であり、注入効率を上げる
ためにはエミッタ不純物濃度は出来るたけ高く、また、
ベース不純物濃度は出来るだけ低くしなければならない
。従って、トランジスタ２のエミッタ不純物濃度、すな
わち、エピタキシャル層４の比抵抗は高くとも１Ω・ａ
ｍ程度の値に設定され、膜厚は８μｍに形成されてエミ
ッタ不純物濃度は高く設定される。

しかしなから、エピタキシャル層４の比抵抗を低く設定
すると、ホトダイオードの不純物領域２８と不純物領域
２９との間に介在する不純物濃度が高くなり、不純物領
域２８とエピタキシャル層４との間に生じる接合容量が
大きくなってホトダイオードは高速に動作することが出
来なくなり、また、ホトダイオードの高周波特性が劣化
するという課題があった。

〔課題を解決するための手段〕

本発明はこのような課題を解消するためになされたもの
で、第１の第１導電型不純物領域と、この第１の第１導
電型不純物領域に形成された第１導電型ウェルと、この
第１導電型ウェルに形成された第１の第２導電型不純物
領域と、この第１の第２導電型不純物領域に形成された
第２の第１導電型不純物領域と、第１の第１導電型不純
物領域に形成された第２の第２導電型不純物領域とから
ＩＩＬが構成され、第１の第１導電型不純物領域に形成
された第３の第２導電型不純物領域と、第１の第１導電
型不純物領域とから受光素子が構成され、ＩＩＬと受光
素子とは電気的に絶縁されて同一の半導体基板に形成さ
れたものである。

〔作用〕

第１導電型ウェルに第１の第２導電型不純物領域を形成
する構造をとったため、第１の第１導電型不純物領域の
濃度は第１導電型ウェルの不純物濃度とは無関係に設定
することが可能になる。

〔実施例〕

第１図は本発明の一実施例による半導体装置を製造する
際の各製造工程の断面図を表し、この半導体装置はデジ
タル回路、アナログ回路、受光回路の混在回路を構成す
る。

シリコン（Ｓｉ）を飼料とし数Ω・Ｑｍの比抵抗を持つ
ｐ型の半導体基板１１に、アンチモン（Ｓｂ）を材料と
して選択的にｎ＋型の埋込層１２が形成される。この後
、気相成長技術により比抵抗が４Ω・ｃｍで膜厚が８μ
ｍのｎ型のエピタキシャル層１３か形成される（第１図
（ａ）参照）。

さらに、周知の酸化技術、拡散技術および写真技術等を
用い、各回路領域を電気的に絶縁して分離するためのボ
ロン（Ｂ）が選択的に拡散され、後に分離領域となる不
純物領域１４が形成される（同図（ｂ）参照）。

次に、エピタキシャル層］３上に形成された図示しない
フォトレジストをマスクにし、所定の領域にのみ開口す
るようにパターンニングされて得られた拡散窓を通じて
リン（Ｐ）が選択的に注入され、ｎ＋型の不純物領域１
５が形成される（同図（ｃ）参照）。この不純物領域１
５は以下の各製造工程を経ることにより、ＩＩＬの逆方
向トランジスタのエミッタに相当するＮウェルになる。

また、リンの注入は、加速電圧が１００　［Ｋ　ｅ　Ｖ
］で注入量か５　ｘ　１０１２［ｉｏｎ／ｃ♂］で行わ
れ、注入後、９００°Ｃの窒素ガス中において３０分間
のアニール処理が行われる。

次に、リン注入の際に用いた上記と同一の拡散窓を通じ
てボロンが注入され、ｐ型の不純物領域である内部ベー
ス領域］６が形成される（同図（ｄ）参照）。この内部
ベース領域１６は以下の各製造工程を経ることにより、
ＩＩＬの逆方向トランジスタのベースに相当するものに
なる。また、ボロンの注入は、加速電圧か５０［ＫｅＶ
］で注入量かＩ　Ｘ　］　ＯＩ３［ｉｏｎ／ｃイ］て行
イつれる。

次に、不純物領域１４．不純物領域］５および内部ベー
ス領域１６は熱拡散され、エピタキシャル層１３の中程
まで引き伸ばされる（同図（ｅ）参照）。

次に、ＩＩＬを構成する領域を囲む所定の位置にリンが
選択的に拡散され、ｎ＋型のカラーとなる不純物領域１
７が形成される（同図（ｆ）参照）。

次に、再び熱拡散か行われ、不純物領域］４゜不純物領
域１５．内部ベース領域１６および不純物領域１７は引
き伸ばされて所定のプロファイルになる。つまり、ｐ型
の不純物領域１４はｐ型の半導体基板］１にまで引き伸
ばされ、各回路領域を完全に分離する分離領域に成長さ
れる。ｎ＋型の不純物領域１５はｎ＋型の埋込層１２に
まで弓き伸ばされてＮウェルが形成され、ｐ型の内部ベ
ース領域１６は所定の形状にまで成長される。また、ｎ
＋型の不純物領域１７も埋込層１２にまで引き伸ばされ
、ｎ＋型のカラーが形成される（同図（ｇ）参照）。

次に、ボロンか選択的に拡散されてｐ型の不純物領域１
８が形成され、この不純物領域１８はＩＩＬの横形トラ
ンジスタのエミッタに相当するインジェクタになる。ま
た、内部ベース領域１６と一部が重なるようにｐ型の外
部ベース領域１９が形成される（同図（ｈ）参照）。こ
の内部ベース領域１６と外部ベース領域１９とが重なっ
た部分はｐ　型の不純物領域を構成する。このｐ　型の
不純物領域により、ＩＩＬの逆方向トランジスタのコレ
フタルエミッタ間を流れる電流は外部べ一ス領域］つと
重ならないｐ型の内部ベース領域］６に集中し、後述す
るように逆方向トランジスタの電流増幅率の向上に寄与
される。

また、このボロンの選択拡散により、上記の不純物領域
１８．外部ベース領域１９の形成と同時に、ｐ型の不純
物領域２０．２１が形成される。

不純物領域２０はアナログ回路領域に形成され、アナロ
グ回路用トランジスタのベース領域に相当するものにな
る。また、不純物領域２１は受光回路領域に形成され、
ホトダイオードのアノード領域に相当するものになる。

次に、リンが選択的に拡散されることにより、ＩＩＬに
よるデジタル回路領域において逆方向トランジスタのコ
レクタに相当するｎ　型の不純物領域２２か形成される
（同図（ｉ）参照）。ここで、ｎ＋型の不純物領域２２
とｐ型の内部ベース領域１６とｎ＋型の不純物領域］５
とはＩＩＬの逆方向のｎｐｎ　トランジスタを構成し、
ｐ型の不純物領域１８とｎ型のエピタキシャル層１３と
ｐ型の外部ベース領域１９とはＩＩＬの横形のｐｎｐト
ランジスタを構成する。なお、図においては不純物領域
２２は１個しか形成されていないが、実際には複数個形
成されてマルチコレクタを構成する。

また、このリンの選択拡散による不純物領域２２の形成
と同時に、アナログ回路領域において、トランジスタの
エミッタ領域およびコレクタ領域（エピタキシャル層１
３）とのオーミック接触を取るためのコンタクト領域に
相当するｎ＋型の不純物領域２３および２４が形成され
る。また、受光回路領域において、ホトダイオードのカ
ソード（エピタキシャル層１３）とのオーミック接触を
取るためのコンタクト領域に相当するｎ＋型の不純物領
域２５が形成される。ここで、ｎ＋型の不純物領域２３
とｐ型の不純物領域２０とｎ型のエピタキシャル層１３
とはアナログ回路用のｎｐｎトランジスタを構成し、ｐ
型の不純物領域２１とｎ型のエピタキシャル層１３とは
ホトダイオードを構成する。

この後、図示しないアルミニウム（Ａρ）スパツタによ
るメタライゼイション工程に進められ、各領域を接続す
る配線が行われて半導体装置が完成される。

このような構造において、光信号はホトダイトに受光さ
れ、アナログ回路を構成するトランジスタおよびデジタ
ル回路を構成するＩＩＬは受光した光信号に基づいて所
定の信号処理を行う。さらに、処理された信号は所定の
装置に供されることになる。

以上の本実施例によれば、不純物領域１５により形成さ
れるＮウェルが内部ベース領域］６を覆うように形成さ
れているため、ＩＩＬ領域における逆方向トランジスタ
のエミッタ不純物濃度はエピタキシャル層１３の不純物
濃度と関係なく設定することが可能になる。このため、
従来はエピタキシャル層の比抵抗は高くても１Ω・ｃｍ
程度にしか設定出来なかったが、上記実施例によれば、
不純物領域１５の不純物濃度を高く設定してエミッタ不
純物濃度を高くすることが可能になり、かつ、エピタキ
シャル層１３を４Ω・ｃｍという高い比抵抗にて形成す
ることか可能になる。

従って、受光回路領域に形成されるホトダイオードの不
純物領域２］と不純物領域２５との間に介在するエピタ
キシャル層１３の不純物濃度は低くなり、アノ−１’　
（不純物領域２］）〜カソード（エピタキシャル層１３
）間に生じる接合容量は少なくなる。このため、本装置
により製造されるホＩ・ダイオードは高速に動作し、そ
の高周波特性は向上する。

〔発明の効果〕

以上説明したように本発明は、第１導電型ウェルに第１
の第２導電型不純物領域を形成する構造をとったため、
第１の第１導電型不純物領域の濃度は第１導電型ウェル
の不純物濃度とは無関係に設定することが可能になる。

このため、同一半導体基板に形成される受光素子の電極
間に介在する第１の第１導電型不純物濃度は低くなり、
受光素子の電極間に生じる接合容量は減少して受光素子
の動作は高速化し、かつ、その高周波特性は向上すると
いう効果を有する。

］　］

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は本発明の一実施例による装置の
各製造工程における断面図、第２図は従来の装置の構造
を表す断面図、第３図は第２図に示された従来の装置の
ＩＩＬ部の′：’；’　ｌｌｉ回路図である。 １１・・・半導体基板（ｐ型）　１２・埋込層（ｎ　型
）、１３・・・エピタキシャル層（ｐ型）、１４・・・
ｐ型の不純物領域（分離領域）、１５・・・ｎ＋型の不
純物領域（Ｎウェル）、１６．＝内部ベース領域（ｐ型
）、１７・・・ｎ＋型の不純物領域（カラー）　、１８
，２０．２１　　・不純物領域（ｐ型）、１つ・・・外
部ベース領域（ｐ型）、２２．２３，２４．２５・・・
不純物領域（ｎ＋型）。 特許出願人　　浜松ホトニクス株式会社代理人弁理士　
　　長谷用　　芳　　樹間　　　　　　　　　塩　　　
１）　　辰　　　也第１図（１） 第１図（２） ↓ Ｌ部の等イ面回路 第３図

Claims (1)

1. 【特許請求の範囲】 第１の第１導電型不純物領域と、この第１の第１導電型
   不純物領域に形成された第１導電型ウェルと、この第１
   導電型ウェルに形成された第１の第２導電型不純物領域
   と、この第１の第２導電型不純物領域に形成された第２
   の第１導電型不純物領域と、前記第１の第１導電型不純
   物領域に形成された第２の第２導電型不純物領域とから
   ＩＩＬが構成され、 前記第１の第１導電型不純物領域に形成された第３の第
   ２導電型不純物領域と、前記第１の第１導電型不純物領
   域とから受光素子が構成され、前記ＩＩＬとこの受光素
   子とは電気的に絶縁されて同一の半導体基板に形成され
   ることを特徴とする半導体装置。