JPH0225527B2 - - Google Patents
Info
- Publication number
- JPH0225527B2 JPH0225527B2 JP21428081A JP21428081A JPH0225527B2 JP H0225527 B2 JPH0225527 B2 JP H0225527B2 JP 21428081 A JP21428081 A JP 21428081A JP 21428081 A JP21428081 A JP 21428081A JP H0225527 B2 JPH0225527 B2 JP H0225527B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- resistor
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明は、２つ以上の電流信号の差に応動した
電流信号を出力する電流変換回路に関するもので
ある。
電流信号を出力する電流変換回路に関するもので
ある。
従来より、差動増幅回路に代表されるような２
つの信号の差に応動する電流または電圧信号を得
る回路構成は種々提案されている。しかし、その
ような従来の構成では、トランジスタ、ダイオー
ド、抵抗等を数多く必要とし、シリコン、モノリ
シツク集積回路（IC）にて実現する場合に広い
チツプ面積を占有するという欠点を有している。
つの信号の差に応動する電流または電圧信号を得
る回路構成は種々提案されている。しかし、その
ような従来の構成では、トランジスタ、ダイオー
ド、抵抗等を数多く必要とし、シリコン、モノリ
シツク集積回路（IC）にて実現する場合に広い
チツプ面積を占有するという欠点を有している。
本発明は、このような点を考慮してなされ、部
品点数の少ない構成にて、２つ以上の電流信号の
差に応動する出力電流信号を得る電流変換回路を
実現したものである。また、電流差の合成比も自
由に設定できるようになしている。さらに、多出
力形の構成も実現している。
品点数の少ない構成にて、２つ以上の電流信号の
差に応動する出力電流信号を得る電流変換回路を
実現したものである。また、電流差の合成比も自
由に設定できるようになしている。さらに、多出
力形の構成も実現している。
以下本発明の構成をその一実施例を示す図面に
基づいて説明する。第１図は本発明の一実施例
（図示の破線にて囲まれたる部分）を示す回路結
線図である。第１図において、第１の電流信号Ｉ
１はダイオードＤ（実際にはダイオード接続され
たトランジスタ）と第１の抵抗R1の直列回路に
入力されている。この直列回路の一端は所定電位
点（ここでは、側電源Vcc＝12V）に接続さ
れ、他端はトランジスタＱのベース端子に接続さ
れている。トランジスタＱのエミツタ端子と所定
電位点（直列回路の接続点）の間に第２の抵抗Ｒ
２が接続され、このトランジスタＱのエミツタ端
子と第２の抵抗の接続点に第２の電流信号Ｉ２が
入力されている。トランジスタＱのコレクタ端子
より出力電流i1を得て負荷RLに供給している。
基づいて説明する。第１図は本発明の一実施例
（図示の破線にて囲まれたる部分）を示す回路結
線図である。第１図において、第１の電流信号Ｉ
１はダイオードＤ（実際にはダイオード接続され
たトランジスタ）と第１の抵抗R1の直列回路に
入力されている。この直列回路の一端は所定電位
点（ここでは、側電源Vcc＝12V）に接続さ
れ、他端はトランジスタＱのベース端子に接続さ
れている。トランジスタＱのエミツタ端子と所定
電位点（直列回路の接続点）の間に第２の抵抗Ｒ
２が接続され、このトランジスタＱのエミツタ端
子と第２の抵抗の接続点に第２の電流信号Ｉ２が
入力されている。トランジスタＱのコレクタ端子
より出力電流i1を得て負荷RLに供給している。
次に、入力電流信号Ｉ１，Ｉ２と出力電流信号
ｉの関係について説明する。いま、トランジスタ
Ｑの電流増幅利得hFEが１よりも十分大きいもの
と仮定すると、（通常、hFE≧30）、トランジスタ
Ｑのベース電流は無視できる。その結果、トラン
ジスタＱのベース端子と所定電位点（Vcc）の間
の電圧関係式は次のようになる。
ｉの関係について説明する。いま、トランジスタ
Ｑの電流増幅利得hFEが１よりも十分大きいもの
と仮定すると、（通常、hFE≧30）、トランジスタ
Ｑのベース電流は無視できる。その結果、トラン
ジスタＱのベース端子と所定電位点（Vcc）の間
の電圧関係式は次のようになる。
VD＋R1・I1＝VBE＋R2・（I2＋ｉ） …(1)
ここに、VD＝（ダイオードＤの順方向電圧）
VBE＝（トランジスタＱのベース・エミツ
タ間順方向電圧） R1＝（抵抗Ｒ１の大きさ） R2＝（抵抗Ｒ２の大きさ） I1＝（電流源Ｉ１の電流値） I2＝（ 〃 Ｉ２の 〃 ） ｉ＝（出力電流値） である。ここで、同一シリコンチツプ上にダイオ
ードＤとトランジスタＱを集積化した場合には、 VD＝VBE …(2) と近似できる。従つて、(1)，(2)式よりｉを求める
と ｉ＝（R1／R2）．I1−I2 …(3) となる。すなわち、出力電流ｉは第１の入力電流
Ｉ１を（R1／R2）倍したものから第１の入力電
流Ｉ２を減算した差電流となる。この特性を第２
図に示す。ここで、R1＝R2に設定すると ｉ＝I1−I2 …(4) となる。
タ間順方向電圧） R1＝（抵抗Ｒ１の大きさ） R2＝（抵抗Ｒ２の大きさ） I1＝（電流源Ｉ１の電流値） I2＝（ 〃 Ｉ２の 〃 ） ｉ＝（出力電流値） である。ここで、同一シリコンチツプ上にダイオ
ードＤとトランジスタＱを集積化した場合には、 VD＝VBE …(2) と近似できる。従つて、(1)，(2)式よりｉを求める
と ｉ＝（R1／R2）．I1−I2 …(3) となる。すなわち、出力電流ｉは第１の入力電流
Ｉ１を（R1／R2）倍したものから第１の入力電
流Ｉ２を減算した差電流となる。この特性を第２
図に示す。ここで、R1＝R2に設定すると ｉ＝I1−I2 …(4) となる。
このように、本発明の電流変換回路は非常に少
ない部品（抵抗２個とダイオードとトランジス
タ）によつて実現できる。なお、第１図のダイオ
ードＤと抵抗Ｒ１は直列接続されていることよ
り、その位置を入れ換えても良い。
ない部品（抵抗２個とダイオードとトランジス
タ）によつて実現できる。なお、第１図のダイオ
ードＤと抵抗Ｒ１は直列接続されていることよ
り、その位置を入れ換えても良い。
第３図に本発明の他の実施例の回路結線図を示
す。本例は、PNP形トランジスタ（第１図）を
NPN形トランジスタに置き換えて構成しなおし
たる例である。
す。本例は、PNP形トランジスタ（第１図）を
NPN形トランジスタに置き換えて構成しなおし
たる例である。
第４図に本発明のさらに他の実施例の回路結線
図を示す。第４図において、第１のトランジスタ
Ｑ１のコレクタ端子に第１の電流信号Ｉ１が入力
され、トランジスタＱ１のエミツタ端子と第１の
所定電位点（Vcc）の間に第１の抵抗Ｒ１が接続
されている。この第１の所定電位点に一端を接続
された第２の抵抗Ｒ２は、その他端を第２のトラ
ンジスタＱ２のエミツタ端子に接続されている。
トランジスタＱ１とＱ２のベース端子は共通接続
されて、第３のトランジスタＱ３のエミツタ端子
に接続されている。トランジスタＱ３のベース端
子はトランジスタＱ１のコレクタ端子に接続さ
れ、トランジスタＱ３のコレクタ端子は第２の所
定電位点（ここでは、最低電位点OV）に接続さ
れて、トランジスタＱ３は常に活性状態に保たれ
る。トランジスタＱ２のエミツタ端子とＲ２の接
続点に第２の電流信号Ｉ２が入力され、トランジ
スタＱ２のコレクタ端子より出力電流ｉを得て、
負荷RLに供給している。
図を示す。第４図において、第１のトランジスタ
Ｑ１のコレクタ端子に第１の電流信号Ｉ１が入力
され、トランジスタＱ１のエミツタ端子と第１の
所定電位点（Vcc）の間に第１の抵抗Ｒ１が接続
されている。この第１の所定電位点に一端を接続
された第２の抵抗Ｒ２は、その他端を第２のトラ
ンジスタＱ２のエミツタ端子に接続されている。
トランジスタＱ１とＱ２のベース端子は共通接続
されて、第３のトランジスタＱ３のエミツタ端子
に接続されている。トランジスタＱ３のベース端
子はトランジスタＱ１のコレクタ端子に接続さ
れ、トランジスタＱ３のコレクタ端子は第２の所
定電位点（ここでは、最低電位点OV）に接続さ
れて、トランジスタＱ３は常に活性状態に保たれ
る。トランジスタＱ２のエミツタ端子とＲ２の接
続点に第２の電流信号Ｉ２が入力され、トランジ
スタＱ２のコレクタ端子より出力電流ｉを得て、
負荷RLに供給している。
この様に構成するならば、トランジスタＱ１，
Ｑ２のベース電流に起因する誤差が著しく低減さ
れ（Ｑ３のhFE分の１となる）、より正確に(1)，(3)
式が成立する。すなわち、精度が向上する。
Ｑ２のベース電流に起因する誤差が著しく低減さ
れ（Ｑ３のhFE分の１となる）、より正確に(1)，(3)
式が成立する。すなわち、精度が向上する。
第５図も本発明のさらに他の実施例の回路結線
図を示し、第４図のPNP形トランジスタをNPN
形トランジスタに置きなおして構成したものであ
る。
図を示し、第４図のPNP形トランジスタをNPN
形トランジスタに置きなおして構成したものであ
る。
第６図に本発明のさらに他の実施例の回路結線
図を示す。第６図において、第１の電流信号Ｉ１
をコレクタ端子に入力される第１のトランジスタ
Ｑ１のエミツタ端子と所定電位点（Vcc）の間に
第１の抵抗Ｒ１が接続さている。第２の抵抗Ｒ２
の一端は所定電位点（Vcc）に接続され、その他
端とトランジスタＱ１のベース端子の間にダイオ
ードＤが接続されている。第２のトランジスタＱ
２のベース端子およびエミツタ端子はそれぞれト
ランジスタＱ１のコレクタ端子およびベース端子
に接続されている。第２の抵抗Ｒ２とダイオード
Ｄの接続点に第２の電流信号Ｉ２が入力され、ト
ランジスタＱ２のコレクタ端子より電流信号ｉを
得て、負荷に供給している。
図を示す。第６図において、第１の電流信号Ｉ１
をコレクタ端子に入力される第１のトランジスタ
Ｑ１のエミツタ端子と所定電位点（Vcc）の間に
第１の抵抗Ｒ１が接続さている。第２の抵抗Ｒ２
の一端は所定電位点（Vcc）に接続され、その他
端とトランジスタＱ１のベース端子の間にダイオ
ードＤが接続されている。第２のトランジスタＱ
２のベース端子およびエミツタ端子はそれぞれト
ランジスタＱ１のコレクタ端子およびベース端子
に接続されている。第２の抵抗Ｒ２とダイオード
Ｄの接続点に第２の電流信号Ｉ２が入力され、ト
ランジスタＱ２のコレクタ端子より電流信号ｉを
得て、負荷に供給している。
トランジスタＱ１のベース端子と所定電位点
（Vcc）の間の電圧関係式は、 VBE＋R1・I1＝VD＋R2・（I2＋ｉ） …(5) となり、VD＝VBEと近似すると ｉ＝（R1／R2）・I1−I2 となり、(3)式と一致する。
（Vcc）の間の電圧関係式は、 VBE＋R1・I1＝VD＋R2・（I2＋ｉ） …(5) となり、VD＝VBEと近似すると ｉ＝（R1／R2）・I1−I2 となり、(3)式と一致する。
第７図も本発明のさらに他の実施例の回路結線
図を示し、第６図の構成（PNP形トランジスタ）
をNPN形トランジスタに置きなおして構成した
ものである。
図を示し、第６図の構成（PNP形トランジスタ）
をNPN形トランジスタに置きなおして構成した
ものである。
第８図に本発明の他の実施例の回路結線図を示
す。第８図において、第１の電流信号Ｉ１を入力
されるダイオードＤと第１の抵抗Ｒ１の直列回路
は、その一端を所定電位点（Vcc）に接続され、
他端を第１および第２のトランジスタＱ１，Ｑ２
のベース端子に接続されている。トランジスタＱ
１およびＱ２のエミツタ端子と所定電位点の間に
はそれぞれ第２および第３の抵抗Ｒ２，Ｒ３が接
続されている。トランジスタＱ１のエミツタ端子
とＲ２の接続点およびトランジスタＱ２のエミツ
タ端子とＲ３の接続点にはそれぞれ第２および第
３の電流信号が入力され、トランジスタＱ１よび
Ｑ２のコレクタ端子より出力電流i1およびi2を得
て、それぞれ負荷RL1およびRL2に供給されてい
る。
す。第８図において、第１の電流信号Ｉ１を入力
されるダイオードＤと第１の抵抗Ｒ１の直列回路
は、その一端を所定電位点（Vcc）に接続され、
他端を第１および第２のトランジスタＱ１，Ｑ２
のベース端子に接続されている。トランジスタＱ
１およびＱ２のエミツタ端子と所定電位点の間に
はそれぞれ第２および第３の抵抗Ｒ２，Ｒ３が接
続されている。トランジスタＱ１のエミツタ端子
とＲ２の接続点およびトランジスタＱ２のエミツ
タ端子とＲ３の接続点にはそれぞれ第２および第
３の電流信号が入力され、トランジスタＱ１よび
Ｑ２のコレクタ端子より出力電流i1およびi2を得
て、それぞれ負荷RL1およびRL2に供給されてい
る。
本例における電圧関係式は
VD＋R1・I1＝VBE1＋R2・（I2＋ｉ）
＝VBE2＋R3・（I2＋i2）
となり、VD＝VBE1＝VBE2と近似すれば
i1＝（R1／R2）・I1−I2 …(6)
i2＝（R1／R3）・I1−I3 …(7)
となる。
すなわち、トランジスタQ1の出力電流i1はＩ１
とＩ２の差となり（R1＝R2の場合）、Ｑ２の出
力電流i2はＩ１とＩ３の差となる（R1＝R3の場
合）。
とＩ２の差となり（R1＝R2の場合）、Ｑ２の出
力電流i2はＩ１とＩ３の差となる（R1＝R3の場
合）。
このように構成していくならば、Ｉ１と多数の
電流信号の差を出力電流として同時に得ることが
できる。また、I3＝０とするならばi2はＩ１に比
例することになり、Ｉ１とＩ２の差電流と共にＩ
１自身も出力できる。
電流信号の差を出力電流として同時に得ることが
できる。また、I3＝０とするならばi2はＩ１に比
例することになり、Ｉ１とＩ２の差電流と共にＩ
１自身も出力できる。
第９図も本発明のさらに他の実施例の回路図を
示し、本例は第８図のPNP形トランジスタによ
る構成をNPN形トランジスタによつて構成しな
おしたるものである。
示し、本例は第８図のPNP形トランジスタによ
る構成をNPN形トランジスタによつて構成しな
おしたるものである。
第１０図は、第８図の実施例において、トラン
ジスタＱ１とＱ２のコレクタ端子を共通接続し
て、その出力電流を合成したものである。その結
果、合成出力電流ｉは、 ｉ＝（R1／R2＋R1／R3）I1−（I2＋I3） …(8) となり、Ｉ１の比例項からＩ２とＩ３の合成値を
減算した電流信号を得ている。その特性を第１２
図に示す。
ジスタＱ１とＱ２のコレクタ端子を共通接続し
て、その出力電流を合成したものである。その結
果、合成出力電流ｉは、 ｉ＝（R1／R2＋R1／R3）I1−（I2＋I3） …(8) となり、Ｉ１の比例項からＩ２とＩ３の合成値を
減算した電流信号を得ている。その特性を第１２
図に示す。
第１１図は、第９図の実施例において、トラン
ジスタＱ１とＱ２のコレクタ端子を共通接続し
て、合成の出力電流を得るように構成したもので
ある。
ジスタＱ１とＱ２のコレクタ端子を共通接続し
て、合成の出力電流を得るように構成したもので
ある。
第１３図に本発明のさらに他の実施例の回路結
線図を示す。第１３図において、第１の電流信号
Ｉ１をコレクタ端子に入力される第１のトランジ
スタＱ１のエミツタ端子は第１の抵抗Ｒ１に接続
され、Ｒ１の他端は第１の所定電位点（Vcc）に
接続されている。トランジスタＱ１のベース端子
は第２および第３のトランジスタＱ２，Ｑ３のベ
ース端子に接続され、Ｑ２およびＱ３のエミツタ
端子と第１の所定電位点の間にはそれぞれ第２お
よび第３の抵抗Ｒ２，Ｒ３が接続されている。第
４のトランジスタＱ４のベース端子およびエミツ
タ端子はそれぞれトランジスタＱ１のコレクタ端
子およびベース端子に接続され、トランジスタＱ
４のコレクタ端子は第２の所定電位点に接続さ
れ、トランジスタＱ４が常に活性状態にて動作す
るようになしている。トランジスタＱ２のエミツ
タ端子と第２の抵抗Ｒ２の接続点およびトランジ
スタＱ３のエミツタ端子と第３の抵抗Ｒ３の接続
点にそれぞれ第２および第３の電流信号Ｉ２およ
びＩ３が入力され、トランジスタＱ２およびＱ３
のコレクタ端子より出力電流i1およびi2を得て、
それぞれ負荷RL1およびRL2に供給している。
線図を示す。第１３図において、第１の電流信号
Ｉ１をコレクタ端子に入力される第１のトランジ
スタＱ１のエミツタ端子は第１の抵抗Ｒ１に接続
され、Ｒ１の他端は第１の所定電位点（Vcc）に
接続されている。トランジスタＱ１のベース端子
は第２および第３のトランジスタＱ２，Ｑ３のベ
ース端子に接続され、Ｑ２およびＱ３のエミツタ
端子と第１の所定電位点の間にはそれぞれ第２お
よび第３の抵抗Ｒ２，Ｒ３が接続されている。第
４のトランジスタＱ４のベース端子およびエミツ
タ端子はそれぞれトランジスタＱ１のコレクタ端
子およびベース端子に接続され、トランジスタＱ
４のコレクタ端子は第２の所定電位点に接続さ
れ、トランジスタＱ４が常に活性状態にて動作す
るようになしている。トランジスタＱ２のエミツ
タ端子と第２の抵抗Ｒ２の接続点およびトランジ
スタＱ３のエミツタ端子と第３の抵抗Ｒ３の接続
点にそれぞれ第２および第３の電流信号Ｉ２およ
びＩ３が入力され、トランジスタＱ２およびＱ３
のコレクタ端子より出力電流i1およびi2を得て、
それぞれ負荷RL1およびRL2に供給している。
このように構成するならば、トランジスタＱ
１，Ｑ２，Ｑ３のベース電流に起因する誤差が著
しく低減され（Ｑ４のhFE分の１となる）、より正
確に(6)，(7)式が成立する。すなわち、精度が向上
する。
１，Ｑ２，Ｑ３のベース電流に起因する誤差が著
しく低減され（Ｑ４のhFE分の１となる）、より正
確に(6)，(7)式が成立する。すなわち、精度が向上
する。
第１４図も本発明のさらに他の実施例の回路結
線図を示し、第１３図のPNP形トランジスタに
よる構成をNPN形トランジスタに置きなおして
構成したものである。
線図を示し、第１３図のPNP形トランジスタに
よる構成をNPN形トランジスタに置きなおして
構成したものである。
第１５図は、第１３図の実施例において、トラ
ンジスタＱ２とＱ３のコレクタ端子を共通接続し
て、合成の出力電流ｉ＝i1＋i2を得るようになし
ている。その出力電流ｉは(8)式にて求められる。
ンジスタＱ２とＱ３のコレクタ端子を共通接続し
て、合成の出力電流ｉ＝i1＋i2を得るようになし
ている。その出力電流ｉは(8)式にて求められる。
第１６図は、第１４図の実施例において、トラ
ンジスタＱ２とＱ３のコレクタ端子を共通接続し
て、合成の出力電流を得るように構成したもので
ある。
ンジスタＱ２とＱ３のコレクタ端子を共通接続し
て、合成の出力電流を得るように構成したもので
ある。
第１７図に本発明のさらに他の実施例の回路結
線図を示す。第１７図において、第１の電流信号
Ｉ１はダイオードＤと第１の抵抗Ｒ１の直列回路
に入力される。この直列回路の一端は所定電位点
（Vcc）に接続され、他端は第１および第２のト
ランジスタＱ１，Ｑ２のベース端子に接続されて
いる。第２の抵抗Ｒ２の一端は所定電位点に接続
され、第２の抵抗Ｒ２の他端とトランジスタＱ１
およびＱ２の各エミツタ端子の間に第３および第
４の抵抗Ｒ３，Ｒ４がそれぞれ接続されている。
抵抗Ｒ３およびＲ４と第２の抵抗Ｒ２との接続点
に第２の電流信号Ｉ２が入力され、トランジスタ
Ｑ１およびＱ２のコレクタ端子より出力電流i1お
よびi2を得て、それぞれ負荷RL11およびRL2に供
給している。
線図を示す。第１７図において、第１の電流信号
Ｉ１はダイオードＤと第１の抵抗Ｒ１の直列回路
に入力される。この直列回路の一端は所定電位点
（Vcc）に接続され、他端は第１および第２のト
ランジスタＱ１，Ｑ２のベース端子に接続されて
いる。第２の抵抗Ｒ２の一端は所定電位点に接続
され、第２の抵抗Ｒ２の他端とトランジスタＱ１
およびＱ２の各エミツタ端子の間に第３および第
４の抵抗Ｒ３，Ｒ４がそれぞれ接続されている。
抵抗Ｒ３およびＲ４と第２の抵抗Ｒ２との接続点
に第２の電流信号Ｉ２が入力され、トランジスタ
Ｑ１およびＱ２のコレクタ端子より出力電流i1お
よびi2を得て、それぞれ負荷RL11およびRL2に供
給している。
この様な構成になすならば、
VDE1＋R3・i1＝VBE2＋R4＋R4・i2 …(9)
となり、VBE1＝VBE2と近似すれば
i2＝（R3／R4）・i1 …(10)
となり、i1とi2は比例関係にある。
さらに、ダイオードＤと第１の抵抗Ｒ１の直列
回路の両端の電圧関係式 VD＋R1・I1＝VBE1＋R3・i1＋R2（I2＋i1＋i2）
…(11) において、VD＝VBE1と近似し、(10)式を考慮して
i1，i2を求めると、 i1＝R2R4／R2R3＋R2R4＋R3R4・ 〔（R1／R2）・I1−I2〕 …(12) i2＝R2R3／R2R3＋R2R4＋R3R4・ 〔（R1／R2）・I1−I2〕 …（13） となる。ここで、R1＝R2，R3＝R4おくと、 i1＝i2＝R2／２・R2＋R3・（I1−I2） …（14） となり、トランジスタＱ１とＱ２の出力電流i1，
i2は両方共にＩ１とＩ２の差電流に比例すること
になる。
回路の両端の電圧関係式 VD＋R1・I1＝VBE1＋R3・i1＋R2（I2＋i1＋i2）
…(11) において、VD＝VBE1と近似し、(10)式を考慮して
i1，i2を求めると、 i1＝R2R4／R2R3＋R2R4＋R3R4・ 〔（R1／R2）・I1−I2〕 …(12) i2＝R2R3／R2R3＋R2R4＋R3R4・ 〔（R1／R2）・I1−I2〕 …（13） となる。ここで、R1＝R2，R3＝R4おくと、 i1＝i2＝R2／２・R2＋R3・（I1−I2） …（14） となり、トランジスタＱ１とＱ２の出力電流i1，
i2は両方共にＩ１とＩ２の差電流に比例すること
になる。
第１８図も本発明のさらに他の実施例の回路結
線図を示し、第１７図のPNP形トランジスタの
構成をNPN形トランジスタに置きなおして構成
したものである。
線図を示し、第１７図のPNP形トランジスタの
構成をNPN形トランジスタに置きなおして構成
したものである。
第１９図に本発明のさらに他の実施例の回路結
線図を示す。第１９図において、第１の電流信号
Ｉ１をコレクタ端子に入力される第１のトランジ
スタＱ１のエミツタ端子と第１の所定電位点
（Vcc）の間に第１の抵抗Ｒ１が接続されている。
第２の抵抗Ｒ２の一端は第１の所定電位点に接続
されている。トランジスタＱ１のベース端子に第
２および第３のトランジスタＱ２，Ｑ３のベース
端子が接続され、トランジスタＱ２およびＱ３の
各エミツタ端子と第２の抵抗Ｒ２の他端の間にそ
れぞれ第３および第４の抵抗Ｒ３，Ｒ４が接続さ
れている。第４のトランジスタＱ４のベース端子
およびエミツタ端子はそれぞれトランジスタＱ１
のコレクタ端子およびベース端子に接続され、ト
ランジスタＱ４のコレクタ端子は第２の所定電位
点に接続され、トランジスタＱ４が常に活性状態
にて動作するようになされている。抵抗Ｒ３およ
びＲ４と第２の抵抗Ｒ２の接続点に第２の電流信
号Ｉ２が入力され、トランジスタＱ２およびＱ３
のコレクタ端子より出力電流i1およびi2を得て、
それぞれ負荷RL1，RL2に供給している。
線図を示す。第１９図において、第１の電流信号
Ｉ１をコレクタ端子に入力される第１のトランジ
スタＱ１のエミツタ端子と第１の所定電位点
（Vcc）の間に第１の抵抗Ｒ１が接続されている。
第２の抵抗Ｒ２の一端は第１の所定電位点に接続
されている。トランジスタＱ１のベース端子に第
２および第３のトランジスタＱ２，Ｑ３のベース
端子が接続され、トランジスタＱ２およびＱ３の
各エミツタ端子と第２の抵抗Ｒ２の他端の間にそ
れぞれ第３および第４の抵抗Ｒ３，Ｒ４が接続さ
れている。第４のトランジスタＱ４のベース端子
およびエミツタ端子はそれぞれトランジスタＱ１
のコレクタ端子およびベース端子に接続され、ト
ランジスタＱ４のコレクタ端子は第２の所定電位
点に接続され、トランジスタＱ４が常に活性状態
にて動作するようになされている。抵抗Ｒ３およ
びＲ４と第２の抵抗Ｒ２の接続点に第２の電流信
号Ｉ２が入力され、トランジスタＱ２およびＱ３
のコレクタ端子より出力電流i1およびi2を得て、
それぞれ負荷RL1，RL2に供給している。
このように構成するならば、トランジスタＱ
１，Ｑ２，Ｑ３のベース電流に起因する誤差が低
減され、精度が向上する。
１，Ｑ２，Ｑ３のベース電流に起因する誤差が低
減され、精度が向上する。
第２０図も本発明のさらに他の実施例の回路結
線図を示し、第１９図のPNP形トランジスタに
よる構成をNPN形トランジスタに置きなおして
構成したものである。
線図を示し、第１９図のPNP形トランジスタに
よる構成をNPN形トランジスタに置きなおして
構成したものである。
第２１図に本発明のさらに他の実施例の回路結
線図を示す。第２１図において、第１の電流信号
Ｉ１が入力されるダイオードＤと第１の抵抗Ｒ１
の直列回路の一端は所定の電位点（Vcc）に接続
され、その他端は第１、第２および第３のトラン
ジスタＱ１，Ｑ２，Ｑ３のベース端子に接続され
ている。トランジスタＱ１のエミツタ端子と所定
電位点の間に第２の抵抗Ｒ２が接続されている。
第３の抵抗Ｒ３の一端は所定の電位点に接続さ
れ、第３の抵抗Ｒ３の他端とトランジスタＱ２，
Ｑ３の各エミツタ端子の間に第４および第５の抵
抗Ｒ４，Ｒ５がそれぞれ接続されている。トラン
ジスタＱ１のエミツタ端子と第２の抵抗Ｒ２の接
続点に第２の電流信号Ｉ２が入力され、抵抗Ｒ
４，Ｒ５と第３の抵抗Ｒ３の接続点に第３の電流
信号Ｉ３が入力され、トランジスタＱ１とＱ２の
コレクタ端子を接続して第１の出力電流i1を得、
トランジスタＱ３のコレクタ端子より第２の出力
電流i2を得ている。
線図を示す。第２１図において、第１の電流信号
Ｉ１が入力されるダイオードＤと第１の抵抗Ｒ１
の直列回路の一端は所定の電位点（Vcc）に接続
され、その他端は第１、第２および第３のトラン
ジスタＱ１，Ｑ２，Ｑ３のベース端子に接続され
ている。トランジスタＱ１のエミツタ端子と所定
電位点の間に第２の抵抗Ｒ２が接続されている。
第３の抵抗Ｒ３の一端は所定の電位点に接続さ
れ、第３の抵抗Ｒ３の他端とトランジスタＱ２，
Ｑ３の各エミツタ端子の間に第４および第５の抵
抗Ｒ４，Ｒ５がそれぞれ接続されている。トラン
ジスタＱ１のエミツタ端子と第２の抵抗Ｒ２の接
続点に第２の電流信号Ｉ２が入力され、抵抗Ｒ
４，Ｒ５と第３の抵抗Ｒ３の接続点に第３の電流
信号Ｉ３が入力され、トランジスタＱ１とＱ２の
コレクタ端子を接続して第１の出力電流i1を得、
トランジスタＱ３のコレクタ端子より第２の出力
電流i2を得ている。
従つて、トランジスタＱ１，Ｑ２，Ｑ３の各コ
レクタ端子ic1，ic2，ic3は ic1＝（R1／R2）・I1−I2 …（16） ic2＝（R3R5／R3R4＋R3R5＋R4R5）・ 〔（R1／R3）・I1−I3〕 …（17） ic3＝（R3R4／R3R4＋R3R5＋R4R5）・ 〔（R1／R3）・I1−I3〕 …（18） となり、各出力電流i1，i2は ｉ＝ic1＋ic2＝（R1／R2＋R1R5／R3R4＋R3R5＋R4R5）・
I1−〔I2＋（R1R5／R3R4＋R3R5＋R4R5）・I3〕…（19）
i2＝ic3＝（R3R4／R3R4＋R3R5＋R4R5） ・〔（R1／R3）・I1−I3〕 …（20） となる。すなわち、i1はＩ１からＩ２，Ｉ３に関
連する値を減算したものとなり、i2はＩ１からＩ
３を減算したものとなる。
レクタ端子ic1，ic2，ic3は ic1＝（R1／R2）・I1−I2 …（16） ic2＝（R3R5／R3R4＋R3R5＋R4R5）・ 〔（R1／R3）・I1−I3〕 …（17） ic3＝（R3R4／R3R4＋R3R5＋R4R5）・ 〔（R1／R3）・I1−I3〕 …（18） となり、各出力電流i1，i2は ｉ＝ic1＋ic2＝（R1／R2＋R1R5／R3R4＋R3R5＋R4R5）・
I1−〔I2＋（R1R5／R3R4＋R3R5＋R4R5）・I3〕…（19）
i2＝ic3＝（R3R4／R3R4＋R3R5＋R4R5） ・〔（R1／R3）・I1−I3〕 …（20） となる。すなわち、i1はＩ１からＩ２，Ｉ３に関
連する値を減算したものとなり、i2はＩ１からＩ
３を減算したものとなる。
ここで、I2＝０（第２の電流信号を加えない）
とすれば、i1，i2は共にＩ１とＩ３の減算に関係
する値となるが、Ｉ３の増加に伴つてi2は零まで
減少するがi1は（R1／R2）・Ｉ１までしか減少しな い。すなわち、i1はi2を（R1／R2）I1だけシフトし たものとなり（R4＝R5の場合）、各種のバイア
ス電流として広く利用できる。
とすれば、i1，i2は共にＩ１とＩ３の減算に関係
する値となるが、Ｉ３の増加に伴つてi2は零まで
減少するがi1は（R1／R2）・Ｉ１までしか減少しな い。すなわち、i1はi2を（R1／R2）I1だけシフトし たものとなり（R4＝R5の場合）、各種のバイア
ス電流として広く利用できる。
第２２図も本発明のさらに他の実施例の回路結
線図を示し、第２１図のPNP形トランジスタの
NPN形トランジスタにおきなおして構成したも
のである。
線図を示し、第２１図のPNP形トランジスタの
NPN形トランジスタにおきなおして構成したも
のである。
第２３図に本発明のさらに他の実施例の回路結
線図を示す。第２３図において、第１の電流信号
Ｉ１をコレクタ端子に入力される第１のトランジ
スタＱ１のエミツタ端子と第１の所定電位点
（Vcc）の間に第１の抵抗Ｒ１が接続されている。
トランジスタＱ１のベース端子は第２、第３およ
び第４のトランジスタＱ２，Ｑ３，Ｑ４の各ベー
ス端子に接続され、トランジスタＱ２のエミツタ
端子と第１の所定電位点の間に第２の抵抗Ｒ２が
接続されている。第３の抵抗Ｒ３は一端を第１の
所定電位点に接続され、その他端とトランジスタ
Ｑ３，Ｑ４の各エミツタ端子の間に第４および第
５の抵抗Ｒ４，Ｒ５がそれぞれ接続されている。
トランジスタＱ１のコレクタ端子およびベース端
子に第５のトランジスタＱ５のベース端子および
エミツタ端子がそれぞれ接続され、トランジスタ
Ｑ５のコレクタ端子は第２の所定電位点（ここで
は、アース電位＝OV）に接続され、トランジス
タＱ５を常に活性動作させている。トランジスタ
Ｑ２のエミツタ端子と第２の抵抗Ｒ２の接続点に
第２の電流信号Ｉ２が入力され、抵抗Ｒ４，Ｒ５
と第３の抵抗Ｒ３の接続点に第３の電流信号Ｉ３
が入力され、トランジスタＱ２とＱ３のコレクタ
端子を接続して第１の出力電流i1を得、トランジ
スタＱ４のコレクタ端子より第２の出力電流i2を
得ている。本例では、前述の第２１図の実施例に
おける各トランジスタＱ１，Ｑ２，Ｑ３のベース
電流にもとづく誤差を低減し、精度を向上させて
いる。
線図を示す。第２３図において、第１の電流信号
Ｉ１をコレクタ端子に入力される第１のトランジ
スタＱ１のエミツタ端子と第１の所定電位点
（Vcc）の間に第１の抵抗Ｒ１が接続されている。
トランジスタＱ１のベース端子は第２、第３およ
び第４のトランジスタＱ２，Ｑ３，Ｑ４の各ベー
ス端子に接続され、トランジスタＱ２のエミツタ
端子と第１の所定電位点の間に第２の抵抗Ｒ２が
接続されている。第３の抵抗Ｒ３は一端を第１の
所定電位点に接続され、その他端とトランジスタ
Ｑ３，Ｑ４の各エミツタ端子の間に第４および第
５の抵抗Ｒ４，Ｒ５がそれぞれ接続されている。
トランジスタＱ１のコレクタ端子およびベース端
子に第５のトランジスタＱ５のベース端子および
エミツタ端子がそれぞれ接続され、トランジスタ
Ｑ５のコレクタ端子は第２の所定電位点（ここで
は、アース電位＝OV）に接続され、トランジス
タＱ５を常に活性動作させている。トランジスタ
Ｑ２のエミツタ端子と第２の抵抗Ｒ２の接続点に
第２の電流信号Ｉ２が入力され、抵抗Ｒ４，Ｒ５
と第３の抵抗Ｒ３の接続点に第３の電流信号Ｉ３
が入力され、トランジスタＱ２とＱ３のコレクタ
端子を接続して第１の出力電流i1を得、トランジ
スタＱ４のコレクタ端子より第２の出力電流i2を
得ている。本例では、前述の第２１図の実施例に
おける各トランジスタＱ１，Ｑ２，Ｑ３のベース
電流にもとづく誤差を低減し、精度を向上させて
いる。
第２４図も本発明のさらに他の実施例の回路結
線図を示し、第２３図のPNP形トランジスタの
NPN形トランジスタにおきなおして構成してい
る。
線図を示し、第２３図のPNP形トランジスタの
NPN形トランジスタにおきなおして構成してい
る。
以上の説明にて理解されるように、本発明の電
流変換回路では、少ない部品点数による構成であ
りながら、２つ以上の電流信号の差に応動する出
力電流を得るようになしたものである。従つて、
本発明にもとづいて、単一シリコンチツプ上に集
積化した電流変換回路を構成するならば、そのチ
ツプ面積は小さくなり、各種の用途において利用
価値が大である。
流変換回路では、少ない部品点数による構成であ
りながら、２つ以上の電流信号の差に応動する出
力電流を得るようになしたものである。従つて、
本発明にもとづいて、単一シリコンチツプ上に集
積化した電流変換回路を構成するならば、そのチ
ツプ面積は小さくなり、各種の用途において利用
価値が大である。
その他、本発明の主旨を変えずして種々の変更
が可能である。
が可能である。
第１図は本発明の一実施例を表わす回路結線
図、第２図はその特性図、第３図〜第１１図はそ
れぞれ本発明の他の実施例を表わす回路結線図、
第１２図は第１０図の実施例の特性図、第１３〜
第２４図はそれぞれ本発明の他の実施例を表わす
回路結線図である。 Ｄ……ダイオード、Ｑ……トランジスタ、Ｑ
１，Ｑ２，Ｑ３，Ｑ４……第１、第２、第３およ
び第４のトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ
４，Ｒ５……第１、第２、第３、第４および第５
の抵抗、RL，RL1，RL2……負荷、Ｉ１，Ｉ２，
Ｉ３……第１、第２および第３の電流信号、ｉ，
i1，i2……出力電流。
図、第２図はその特性図、第３図〜第１１図はそ
れぞれ本発明の他の実施例を表わす回路結線図、
第１２図は第１０図の実施例の特性図、第１３〜
第２４図はそれぞれ本発明の他の実施例を表わす
回路結線図である。 Ｄ……ダイオード、Ｑ……トランジスタ、Ｑ
１，Ｑ２，Ｑ３，Ｑ４……第１、第２、第３およ
び第４のトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ
４，Ｒ５……第１、第２、第３、第４および第５
の抵抗、RL，RL1，RL2……負荷、Ｉ１，Ｉ２，
Ｉ３……第１、第２および第３の電流信号、ｉ，
i1，i2……出力電流。
Claims (1)
- 【特許請求の範囲】 １ 第１の電流信号を入力されるダイオードおよ
び第１の抵抗の直列回路と、前記直列回路の一端
が接続された所定電位点に一端を接続された第２
の抵抗と、ベース端子を前記直列回路の他端に接
続され、エミツタ端子を前記第２の抵抗の他端に
接続されたトランジスタとを具備し、前記トラン
ジスタのエミツタ端子と前記第２の抵抗の接続点
に第２の電流信号が入力され、前記トランジスタ
のコレクタ端子より出力電流を得るようにしたこ
とを特徴とする電流変換回路。 ２ 第１の電流信号をコレクタ端子に入力される
第１のトランジスタと、前記第１のトランジスタ
のエミツタ端子と第１の所定電位点の間に接続さ
れた第１の抵抗と、前記第１の所定電位点に一端
を接続された第２の抵抗と、前記第２の抵抗の他
端にエミツタ端子を接続され、前記第１のトラン
ジスタのベース端子にベース端子を接続された第
２のトランジスタと、ベース端子およびエミツタ
端子を前記第１のトランジスタのコレクタ端子お
よびベース端子にそれぞれ接続され、コレクタ端
子を第２の所定電位点に接続された第３のトラン
ジスタとを具備し、前記第２のトランジスタのエ
ミツタ端子と前記第２の抵抗の接続点に第２の電
流信号が入力され、前記第２のトランジスタのコ
レクタ端子より出力電流を得るようにしたことを
特徴とする電流変換回路。 ３ 第１の電流信号をコレクタ端子に入力される
第１のトランジスタと、前記第１のトランジスタ
のエミツタ端子と所定電位点の間に接続された第
１の抵抗と、前記所定電位点に一端を接続された
第２の抵抗と、前記第２の抵抗の他端と前記第１
のトランジスタのベース端子の間に接続されたダ
イオードと、ベース端子およびエミツタ端子を前
記第１のトランジスタのコレクタ端子およびベー
ス端子にそれぞれ接続された第２のトランジスタ
とを具備し、前記ダイオードと第２の抵抗の接続
点に第２の電流信号が入力され、前記第２のトラ
ンジスタのコレクタ端子より出力電流を得るよう
にしたことを特徴とする電流変換回路。 ４ 第１の電流信号を入力されるダイオードおよ
び第１の抵抗の直列回路と、該直列回路の一端が
接続された所定電位点に一端を接続された第２と
第３の抵抗と、ベース端子を前記直列回路の他端
に接続され、エミツタ端子をそれぞれ前記第２お
よび第３の抵抗の他端に接続された第１および第
２のトランジスタとを具備し、前記第１および第
２のトランジスタのうち少なくとも一方のトラン
ジスタのエミツタ端子側に第２の電流信号が入力
され、前記第１および第２のトランジスタのコレ
クタ端子より出力電流を得るようにしたことを特
徴とする電流変換回路。 ５ 第１および第２のトランジスタのコレクタ端
子を共通接続して、合成の出力電流を得るように
したことを特徴とする特許請求の範囲第４項記載
の電流変換回路。 ６ 第１および第２のトランジスタのそれぞれの
エミツタ端子側に第２および第３の電流信号がそ
れぞれ入力されていることを特徴とする特許請求
の範囲第４項記載の電流変換回路。 ７ 第１の電流信号をコレクタ端子に入力される
第１のトランジスタと、前記第１のトランジスタ
のエミツタ端子と第１の所定電位点の間に接続さ
れた第１の抵抗と、前記第１の所定電位点に一端
を接続された第２および第３の抵抗と、ベース端
子を前記第１のトランジスタのベース端子に接続
され、エミツタ端子をそれぞれ前記第２および第
３の抵抗の他端に接続された第２および第３のト
ランジスタと、ベース端子およびエミツタ端子を
それぞれ前記第１のトランジスタのコレクタ端子
およびベース端子に接続され、コレクタ端子を第
２の所定電位点に接続された第４のトランジスタ
とを具備し、前記第２または第３のトランジスタ
のうち少なくとも一方のトランジスタのエミツタ
端子側に第２の電流信号が入力され、前記第２お
よび第３のトランジスタのコレクタ端子より出力
電流を得るようにしたことを特徴とする電流変換
回路。 ８ 第２および第３のトランジスタのコレクタ端
子を共通接続して、合成の出力電流を得ることを
特徴とする特許請求の範囲第７項記載の電流変換
回路。 ９ 第２または第３のトランジスタのそれぞれの
エミツタ端子側に第２および第３の電流信号がそ
れぞれ入力されていることを特徴とする特許請求
の範囲第７項記載の電流変換回路。 １０ 第１の電流信号を入力されるダイオードお
よび第１の抵抗の直列回路と、前記直列回路の一
端が接続された所定電位点に一端を接続された第
２の抵抗と、前記直列回路の他端にベース端子を
接続された第１および第２のトランジスタと、前
記第１および第２のトランジスタのそれぞれのエ
ミツタ端子と前記第２の抵抗の他端の間にそれぞ
れ接続された第３および第４の抵抗とを具備し、
前記第２、第３および第４の抵抗の接続点に第２
の電流信号が入力され、前記第１および第２のト
ランジスタのコレクタ端子より出力電流を得るよ
うにしたことを特徴とする電流変換回路。 １１ 第１の電流信号をコレクタ端子に入力され
る第１のトランジスタと、前記第１のトランジス
タのエミツタ端子と第１の所定電位点の間に接続
された第１の抵抗と、前記第１の所定電位点に一
端を接続された第２の抵抗と、前記第１のトラン
ジスタのベース端子にそれぞれのベース端子を接
続された第２および第３のトランジスタと、前記
第２および第３のトランジスタのそれぞれのエミ
ツタ端子と前記第２の抵抗の他端の間に接続され
た第３および第４の抵抗と、ベース端子およびエ
ミツタ端子をそれぞれ前記第１のトランジスタの
コレクタ端子およびベース端子に接続され、コレ
クタ端子を第２の所定電位点に接続された第４の
トランジスタとを具備し、前記第２、第３および
第４の抵抗の接続点に第２の電流信号が入力さ
れ、前記第２および第３のトランジスタのコレク
タ端子より出力電流を得るようにしたことを特徴
とする電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56214280A JPS58127223A (ja) | 1981-12-25 | 1981-12-25 | 電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56214280A JPS58127223A (ja) | 1981-12-25 | 1981-12-25 | 電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127223A JPS58127223A (ja) | 1983-07-29 |
| JPH0225527B2 true JPH0225527B2 (ja) | 1990-06-04 |
Family
ID=16653111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56214280A Granted JPS58127223A (ja) | 1981-12-25 | 1981-12-25 | 電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127223A (ja) |
-
1981
- 1981-12-25 JP JP56214280A patent/JPS58127223A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58127223A (ja) | 1983-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6346444B2 (ja) | ||
| JPH0479166B2 (ja) | ||
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH0247883B2 (ja) | ||
| JPH0225527B2 (ja) | ||
| US4573019A (en) | Current mirror circuit | |
| US3990017A (en) | Current amplifier | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH0332094Y2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JPH0477329B2 (ja) | ||
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JPS645369Y2 (ja) | ||
| JPH051647B2 (ja) | ||
| JPS61247111A (ja) | 増幅回路 | |
| JPH0544042B2 (ja) | ||
| JPH1131018A (ja) | 基準電圧発生回路 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH0133842B2 (ja) | ||
| JPH057885B2 (ja) | ||
| JPH02122708A (ja) | 増幅装置 |