JPH0226039A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0226039A
JPH0226039A JP63177935A JP17793588A JPH0226039A JP H0226039 A JPH0226039 A JP H0226039A JP 63177935 A JP63177935 A JP 63177935A JP 17793588 A JP17793588 A JP 17793588A JP H0226039 A JPH0226039 A JP H0226039A
Authority
JP
Japan
Prior art keywords
bonding pad
bonding
polycrystalline silicon
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63177935A
Other languages
English (en)
Inventor
Tetsuya Aono
青野　哲哉
Michihiro Yamada
山田　通裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63177935A priority Critical patent/JPH0226039A/ja
Publication of JPH0226039A publication Critical patent/JPH0226039A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁ゲート型の半導体装置に関し、更に詳述す
れば半導体装置のボンディングパッドの構造に関するも
のである。
〔従来の技術〕
第４図（ａ）は、例えば特公昭５Ｂ−４６８５１号公報
に開示された従来の半導体装置のボンディングパッドの
構造を示す平面図、第４図（ｂ）は第４図（ａ）のＤ−
Ｄ線における断面図であり、図において１はシリコン基
板を示す。シリコン基板ｌ上には、絶縁層としての熱酸
化ＳｉＯ□膜２．ＰＳＧ（リン・シリケート・ガラス）
膜９がこの順に積層形成されており、またＰＳＧＳｅＯ
２面の一部には、アルミニウムからなるボンディングパ
ッド３が形成されており、ボンディングパッド３が形成
されていないＰＳＧＳｅＯ２面には保護窒化膜５が形成
されている。
ボンディングパッド３はＰＳＧＳｅＯ２って平坦化され
た部分に形成されているので、その表面は極めて平坦で
あり、ボンディングパッド３のこのような平坦な表面に
、超音波熱圧着法等の方法にてワイヤ６が、そのワイヤ
ボールを圧着させてボンディングされる。
〔発明が解決しようとする課題〕
ところでボンディングパッドの面積が大きいほど、また
ワイヤのワイヤボールが大きいほど、両者のボンディン
グ作業は容易であり、しかも大きなボンディング強度が
得られる。また近年にあっては集積回路の微細化の傾向
がある。
従来の半導体装置は上述したような構成を有しているの
で、集積回路の微細化の傾向に伴って、両者の十分な接
触面積が得られないので大きなボンディング強度が得ら
れず、しかもボンディング作業中にワイヤが横すべりし
易いという問題点があった。
本発明はかかる事情に鑑みてなされたものであり、ボン
ディングパッドの面積が小さくても大きなボンディング
強度を得ることができると共に、ボンディング作業中に
おけるワイヤの横すべりを防止することができる半導体
装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明に係る半導体装置は、ボンディングパッドの下の
絶縁層内に多結晶シリコン層を単層または複層形成して
ボンディングパッドの表面を凹凸状にしたことを特徴と
する。
〔作用〕 本発明の半導体装置にあっては、ボンディングパッドの
表面は凹凸状をなしている。従ってこの凹凸面の側面領
域もボンディングの際の接触面として利用できるので、
全体として接触面積は従来に比して増加して、ボンディ
ング強度は増加する。
またこの凹凸面によってワイヤの横すべりは生じない。
〔実施例〕
以下、本発明をその実施例を示す図面に基づいて具体的
に説明する。
第１図（ａ）は本発明に係る半導体装置の第１の実施例
の構造を示す平面図、第１図（ｂ）は第１図（ａｌのＡ
−Ａ線における断面図であり、図中１はシリコン基板を
示す。シリコン基板１上には、絶縁層としての熱酸化Ｓ
ｉ０ｇ膜２が積層形成されており、該熱酸化５ｆＯ１膜
２上のボンディングパッド３を形成すべき部分には、多
数の多結晶シリコンを並列に形成してなる多結晶シリコ
ン層７が形成されている。多結晶シリコン層７の表面を
含んで熱酸化ＳｉＯ□膜２上には、絶縁層としてのＰＳ
ＧＳｅＯ２成されている。ＰＳＧＳｅＯ２面の一部には
、アルミニウムからなるボンディングパッド３が形成さ
れており、ボンディングパッド３が形成されていないＰ
ＳＧＳｅＯ２面には保護窒化膜５が形成されている。
本発明の半導体装置では、隣合う多結晶シリコンを適長
離隔させた態様にて、多数の多結晶シリコンを並列に熱
酸化Ｓｉｎ、膜２上膜形上しているので、言換えると、
ボンディングパッド３の下にＰＳＧＳｅＯ２してこのよ
うな構成の多結晶シリコン層を形成しているので、ボン
ディングパッド３の表面（上面）は凹凸状をなし、第１
図（ｂｌに示すように図面に垂直な多数の帯状の凹凸溝
が形成されている。
従ってこのようなボンディングパッド３の表面に例えば
超超音波熱圧着法を用いて、ワイヤ６をボンディングす
る際に、その凹凸溝の側面もボンディングの接触領域と
して利用することができ、接触面積は増大する。この結
果、ボンディングパッド３の面積が小さい場合、または
ワイヤ６のワイヤボールが小さい場合にあっても、両者
間にて良好な接触が得られ、大きなボンディング強度を
得ることができる。
またこの凹凸溝によって、ボンディング作業時における
ワイヤ６のＡ−Ａ方向の横すべりは抑制される。
第２図（ａ）は本発明に係る半導体装置の第２の実施例
の構造を示す平面図、第２図（ｂ）は第２図（ａ）のＢ
−Ｂ線における断面図であり、図中４は熱酸化ＳｉＯ□
膜２とＰＳＧＳｅＯ２間に形成された絶縁層としてのＩ
ＩＴＯ（旧ｇｈ　Ｔｅｗ＋ｐｅｒａｔｕｒｅ　０ｘｉｄ
ｅ）膜である。
本実施例にあっ、では、前述の第１の実施例と同様に熱
酸化Ｓｉｎ、膜２上膜形上晶シリコン層７が形成されて
いると共に、多結晶シリコン層７と同構造をなす別の多
結晶シリコン層８がＨＴＯ膜４上に形成されている。な
お多結晶シリコン層７を構成する多数の多結晶シリコン
の並列方向と多結晶シリコン層８を構成する多数の多結
晶シリコンの並列方向とは垂直な方向をなす。従って本
実施例ではボンディングパッド３の表面には格子状に凹
凸面が形成されている。
この第２の実施例においても大きなボンディング強度を
得ることができることは勿論であり、またボンディング
作業時におけるワイヤ６の横すべりに対して、Ｂ−Ｂ方
向の横すべりだけでなく、Ｂ−Ｂ方向に垂直な方向（第
２図（ａ）上下方向）の横すべりについてもその発生を
防止することができる。
第３図（ａ）は本発明に係る半導体装置の第３の実施例
の構造を示す平面図、第３図（ｂ）は第３図（ａｌのＣ
−Ｃ線における断面図である。この実施例にあっては、
矩形リング状をなす多数の多結晶シリコンを同心状に形
成してなる多結晶シリコン層７が熱酸化ＳｉＯ□膜２上
膜形上されている。
この第３の実施例にあっても前述の第１．第２の実施例
と同様の効果が得られることは勿論であり、また多数の
多結晶シリコンのパターンは矩形リング状に限ることは
なく、円形状、楕円形状。
Ｌ形状またはこれらを組合せた形状としてもよい。
〔発明の効果〕
以上詳述した如く本発明の半導体装置では、絶縁層内に
多結晶シリコン層を形成してボンディングパッドの表面
を凹凸状としているので、ボンディングパッドの面積が
小さい場合でも、ボンディングパッドとワイヤとにおい
て良好な接触が得られて大きなボンディング強度を得る
ことができる。
またワイヤのボンディングパッドへのボンディング作業
中におけるワイヤの横すべりを防止できる等、本発明は
優れた効果を奏する。
【図面の簡単な説明】
第１図は本発明の半導体装置の第１の実施例の構造を示
す平面図及び断面図、第２図は本発明の半導体装置の第
２の実施例の構造を示す平面図及び断面図、第３図は本
発明の半導体装置の第３の実施例の構造を示す平面図及
び断面図、第４図は従来の半導体装置の構造を示す平面
図及び断面図である。 １・・・シリコン基板　３・・・ボンディングパッド４
・・・ＨＴＯ膜　７．８・・・多結晶シリコン層９・・
・ＰＳＧ膜 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 １、基板上に絶縁層を介してボンディングパッドが形成
    されている半導体装置において、 前記絶縁層内に多結晶シリコン層を単層ま たは複層形成して、前記ボンディングパッドの表面を凹
    凸状としたことを特徴とする半導体装置。
JP63177935A 1988-07-14 1988-07-14 半導体装置 Pending JPH0226039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63177935A JPH0226039A (ja) 1988-07-14 1988-07-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63177935A JPH0226039A (ja) 1988-07-14 1988-07-14 半導体装置

Publications (1)

Publication Number Publication Date
JPH0226039A true JPH0226039A (ja) 1990-01-29

Family

ID=16039639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63177935A Pending JPH0226039A (ja) 1988-07-14 1988-07-14 半導体装置

Country Status (1)

Country Link
JP (1) JPH0226039A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
EP0875934A3 (en) * 1997-05-01 1999-10-13 Texas Instruments Incorporated System and method for reinforcing a bond pad

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5888881A (en) * 1994-03-02 1999-03-30 Micron Technology, Inc. Method of trench isolation during the formation of a semiconductor device
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US5834365A (en) * 1995-04-10 1998-11-10 United Microelectronics Corp. Method of forming a bonding pad
EP0875934A3 (en) * 1997-05-01 1999-10-13 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
SG115319A1 (en) * 1997-05-01 2005-10-28 Texas Instruments Inc System and method for reinforcing a bond pad

Similar Documents

Publication Publication Date Title
US5785236A (en) Advanced copper interconnect system that is compatible with existing IC wire bonding technology
JPH08181208A (ja) 半導体装置及びその製造方法
CN109422234A (zh) 测试结构及其制造方法
JPH10199925A (ja) 半導体装置及びその製造方法
JPH0226039A (ja) 半導体装置
JPS613431A (ja) 多層配線を有する半導体装置およびその製造方法
JP3296270B2 (ja) 半導体装置及びその製造方法
CN115458505B (zh) 半导体结构及其制备方法
JPS61184847A (ja) 多層配線構造
JP2565098B2 (ja) 半導体装置及びその製造方法
JPS63107141A (ja) 半導体装置の製造方法
JP2538245Y2 (ja) 半導体装置
JPH04186828A (ja) 半導体装置
JPH03136351A (ja) 半導体集積回路
JPH05343546A (ja) 半導体集積回路
JPS6149439A (ja) 半導体装置の製造方法
JPS594051A (ja) 半導体素子
JPH03242938A (ja) 半導体装置
JPS6132555A (ja) 多層配線構造の形成方法
JPH043428A (ja) 集積回路装置の製造方法
JPH03196627A (ja) 樹脂封止型半導体装置
JPS60244047A (ja) 半導体集積回路装置の製造方法
JPS5877248A (ja) 半導体装置
JPS61253832A (ja) 半導体装置
JPH034558A (ja) 半導体装置