JPH0226472B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回転体を所定の基準信号に位相同期し
て回転駆動せしめる制御方式に関するものであ
る。

従来例の構成とその問題点 第１図にデイジタル化された回転体の制御方式
の従来例を示す。

第１図において、１は回転体及びその駆動モー
タ、２はモータ１の回転数を検出する周波数検出
手段（以下FGと称す）、３はFG２の出力（FG信
号）アを周波数弁別してモータ１の回転数を制御
する速度制御手段であり、これらの構成要素によ
り速度制御ループを形成している。速度制御手段
３はFG信号アと入力端子４からの第１のクロツ
クパルスイとの入力によりデイジタル的に周波数
弁別を行なうデイジタル式周波数弁別回路（D.F.
D）５と、D.F.D５からDA変換されて出力され
る速度エラーウと後述するデイジタル式位相比較
回路（D.P.C）１３からDA変換されて出力され
る位相キラーキとを混合する混合回路（Mix）６
と、Mix６の出力を入力としてモータ１を駆動す
る駆動回路（M.D）７とで構成されている。

８はモータ１の回転位相を検出する位相検出手
段（以下PGと称す）、９はPG８の出力（PG信
号）エと内部基準信号オとを位相比較して得られ
た位相エラーキにより速度制御手段３を制御して
モータ１の回転位相を制御する位相制御手段であ
り、これらの構成要素により位相制御ループを形
成している。この位相制御手段９はPG信号エと
入力端子１０からの第２のクロツクパルスカとの
入力によりラツチパルス７とラツチ時に所定のイ
ンヒビツトをかけたクロツクパルスケとを作成す
るラツチパルス発生回路（L.P.G）１１と、内部
基準信号オと第２のクロツクパルスカとからプリ
セツトパルスコを作成するプリツトパルス発生回
路（P.P.G）１２と、L.P.G１１の出力ク，ケと
P.P.Gの出力コとを入力として内部基準信号オと
PG信号エとをデイジタル的に位相比較するデイ
ジタル式位相比較回路（D.P.C）１３と、D.P.C
の所定計数値を検出して内部基準信号オを作成す
る基準信号発生回路（R.S.G）１４とで構成され
ている。

１５はD.F.D５が周波数弁別の範囲内ならば
“Ｈ”（または“Ｌ”）、範囲外ならば“Ｌ”（また
は“Ｈ”）を出力サする周波数弁別検出回路（F.
D.D）、１６は位相エラーキの動作中心電圧に相
当する基準電圧シを発生させる基準電圧発生回路
（R.V.G）であり、１７はF.D.D１５の出力サが
“Ｌ”のとき基準電圧シを出力スし、出力サが
“Ｈ”のとき位相エラーキを出力スする切換回路
（S.W）である。

第２図に第１図の要部動作波形を示す。第２図
の記号は第１図と対応しており、D.P.C１３の動
作波形はDA変換表示している。

内部基準信号オによりD.P.C１３でデイジタル
的に台形波を作成し、これをPG信号エから作成
したラツチパルスクによりラツチして位相エラー
キを得ている。D.F.D５が弁別の範囲外でF.D.D
１５の出力サが“Ｌ”のときR.V.G１６の基準電
圧シをS.W１７の出力スとし、D.F.D５が弁別の
範囲内に入りF.D.D１５の出力サが“Ｈ”になる
と位相エラーキをS.W１７の出力スとしている。
これによりD.F.D５の弁別範囲外において、Mix
６で一般に用いる位相制御ループのフイルタを位
相同期中心の電圧、即ちR.V.G１６の基準電圧シ
に強制して、D.F.D５が弁別範囲内に入つてから
の位相制御ループの位相同期引込み時間を短縮す
るようにしている。

ところが、係る従来の構成ではF.D.D１５の出
力サが“Ｌ”から“Ｈ”に変化するタイミングで
位相エラーキが必ずしも位相同期引込みを速める
電圧である保障はなく、“Ｌ”、“Ｈ”、中間レベル
の何れになるかは分らない。これは、位相比較が
異なる２つの信号間で行なわれるものであり、位
相制御ループの本質である２方向（双方向ともい
う）制御から逃れることができないことから明白
である。このため、F.D.D１５の出力サで基準電
圧シから位相エラーキに切換えた後の位相制御ル
ープの位相同期引込み時間は長くなる欠点があつ
た。

発明の目的 本発明は係る従来の欠点を除去し、位相制御ル
ープの位相同期引込み時間を短縮することを目的
とするものである。

発明の構成 本発明は回転体の回転数を検出する周波数検出
手段と、前記周波数検出手段の出力を周波数弁別
して得られる出力により前記回転体の回転数を制
御する速度制御手段と、前記周波数検出手段の出
力周波数が前記速度制御手段における前記周波数
弁別の弁別範囲内にあるか又は弁別範囲外にある
かを検出する周波数弁別検出手段と、前記回転体
の回転位相を検出する位相検出手段と、基準信号
を発生すると共に前記位相検出手段の出力と前記
基準信号とを位相比較して得られる出力により前
記速度制御手段を制御することにより前記回転体
の回転位相を制御する位相制御手段とを具備し、
前記位相制御手段は、前記基準信号から第１プリ
セツトパルスを作成するプリセツトパルス発生回
路と、前記位相検出手段の出力からラツチパルス
を作成すると共に前記ラツチパルスよりタイミン
グ的に先行した第２プリセツトパルスを作成する
ラツチパルス発生回路と、前記第１プリセツトパ
ルスによりプリセツト値NPをプリセツトして位
相比較の台形波を作成し、前記ラツチパルスによ
り前記台形波をラツチして位相エラーを得るデイ
ジタル式位相比較回路とを有し、前記周波数弁別
検出手段が前記弁別範囲外を示す検出出力を出力
している場合に限り、前記第２プリセツトパルス
により前記デイジタル式位相比較回路に位相比較
の動作中心値NCをプリセツトパルスするように
構成することを特徴とするものである。

実施例の説明 第３図は本発明の１実施例であり、第４図、第
５図は説明のための動作波形図、第６図は本発明
の他の実施例であり、第７図〜第９図は説明のた
めの動作波形図である。以下、本発明の従来との
差異を図面と共に説明する。

第３図は第１図の従来例からR.V.G１６及びS.
W１７を除去し、F.D.D１５の出力サをL.P.G１
１の新たな入力とすることにより、L.P.G１１で
新たに作成する第２プリセツトパルスセを選択的
に出力させるとともにP.P.G１２の第１プリセツ
トパルスコとをオアゲート１８に入力して、その
オア出力ソをD.P.C１３の新たなプリセツトパル
スとし、かつ第２プリセツトパルスセをD.P.C１
３のプリセツト値（NP）切換え信号として用い
る構成にしている。なお、他の構成は第１図と同
様であり、番号及び記号も対応している。

第４図により本発明の動作を説明する。本発明
ではL.P.G１１により新たな第２プリセツトパル
スセを作成するが、この第２プリセツトパルスセ
はラツチパルス７に対してタイミング的に少なく
とも先行したパルスであり、かつF.D.D１５の出
力サが“Ｌ”のときに出力し、“Ｈ”のときに出
力しない構成にしている。そして、第２プリセツ
トパルスセでプリセツトするときは、第２プリセ
ツトパルスセにより第１プリセツトパルスコでプ
リセツトするときのプリセツト値NPからD.P.D
１３の位相比較の動作中心の値NCに切換えてプ
リセツトすることにより、D.P.C１３をPG信号
エで強制的にロツクしてD.F.D５の弁別範囲外で
の位相エラーキを第１図のS.W１７の出力スと等
価なものとして得ている。

次に、D.F.D５が弁別範囲内のときは第２プリ
セツトパルスセは出力されず第１プリセツトパル
スコのみによるプリセツト動作が可能であり、
D.P.C１３における通常の位相比較を可能にして
いる。

係る本発明の構成であれば、D.F.D５が周波数
弁別の範囲外にあるときは第２プリセツトパルス
セによりD.P.C１３を位相比較の動作中心値NC
にプリセツトできる（強制動作中心）ので、ラツ
チパルスクによりラツチして得られる位相エラー
キを中心値とすることができる。これによりD.P.
C１３はPG信号エにロツクされた状態となり、
D.P.C１３の計数値NFをデコードして得られる
R.S.G１４の内部基準信号オも一定時間差（計数
値でNC−NF）を持つた信号となる。即ち、内
部基準信号オもPG信号エにロツクされる。なお、
第１プリセツトパルスコによるプリセツト値NP
のプリセツトは普通に行なわれる。

このような状態で位相エラーキにより速度制御
手段３を制御しても、速度を変更する可変速制御
はなされない。従つて、速度制御手段３は回転体
１を加速または減束の一方向に制御して速やかに
目標速度に近づけることができる。

そして、回転体１が目標速度に近づき、周波数
弁別の範囲内に入ると第２プリセツトパルスセの
出力を中止して第１プリセツトパルスコによるプ
リセツト値NPのみのプリセツトを行なう構成に
しているので、強制動作中心解除後の内部基準信
号オは一定周期で得られる。このとき、PG信号
エの周期が内部基準信号オの周期の１〜1.5倍の
範囲内であれば、第４図に示すようにラツチパル
スクによりラツチして得られる位相エラーキは
“Ｌ”レベルになる。これにより速度制御手段３
を介して回転体１を加速する制御ができるので、
目標位相である台形波の傾斜中心（動作中心）へ
の引込みが加速のみで行なえる。

一方、PG信号エの周期が内部基準信号オの周
期の１〜0.5倍の範囲内であれば、ラツチパルス
クによりラツチして得られる位相エラーキは
“Ｈ”レベルになる。従つて、今度は前記の場合
と逆の減速のみが行なえる。即ち、一方向制御が
実現できる。

以上の説明から明らかなように、本発明の構成
であれば位相制御手段９による一方向制御が実現
でき、従来の如き二方向制御のものに比べて、目
標位相への同期引込みを短縮させることができ
る。

第５図は第３図のD.P.C１３のカウンタの使い
方を説明するためのDA変換表示した波形図であ
る。

ＭビツトのダウンカウンタＡで、その下位Ｎビ
ツトＢから位相エラーキを得るための台形波Ｃの
傾斜部を作成する構成を例にとり、傾斜部の計数
値NH、NL及び動作中心値NCを決め、台形波Ｃ
の進相期間Ｄ、遅相期間Ｅの比率から計数値
NP、NFを決める。NPはプリセツト値、NFは
内部基準信号となるフイードバツク計数値であ
る。

このように、ＭビツトカウンタＡから任意に台
形波Ｃを作成する構成にすると、位相比較の動作
中心値NCは任意な２進数となり得るため、第３
図に示すように、第２プリセツトパルスセでプリ
セツトする場合は第２プリセツトパルスセにより
D.P.C１３のプリセツト値をNPからNCに切換え
る必要がある。通常この操作はROMで行なう。

第６図は第３図のプリセツト値切換えを削除し
た他の構成例を示す。第３図の構成との差異は、
P.P.G１２からリプリセツトパルスタとセツトパ
ルスチを、L.P.G１１からプリセツトパルスツを
作成し、オアゲート１８でリセツトパルスタとツ
のオアをとつた出力テをD.P.C１３のリセツト入
力とし、セツトパルスチをD.P.C１３のセツト入
力とする点である。

リセツトパルスツは第３図の第２プリセツトパ
ルスセの作り方と同じであるが、P.P.G１２のリ
セツトパルスタとセツトパルスチの関係は、タイ
ミング的に相方が重なり合う部分を持ち、少なく
ともセツトパルスチがリセツトパルスタに後行し
て変化するパルスであることを必要とする。

第７図〜第９図は第６図に適用可能なＭビツト
カウンタの使用例を示す。

まず、第７図ではD.P.C１３の動作中心値NC
をＭビツトカウンタの計数値がＯ、即ち２進数で
ALL“Ｏ”の点に選んだ場合を示す。係る構成な
らば、第３図の動作中心値NCのプリセツトをＲ
ＯＭの切換えにて行なう必要はなく、リセツト動
作で済ませることができる。また、第８図では
D.P.C１３の動作中心値NCを第Ｎビツトだけが
“１”で、他のビツトは全て“Ｏ”となる使い方
を示す。この場合は、第Ｎビツトのみセツト・リ
セツナ入力を入れ替えて用いればよい。このとき
プリセツト値NPの第Ｎビツトは極性を反転する
必要がある。さらに第９図は、D.P.C１３の動作
中心値NCを下位（Ｎ−１）ビツトを“Ｏ”と
し、第Ｎビツトから第Ｍビツトまでの上位ビツト
を“１”とする使用例を示す。この場合は第Ｎビ
ツトから第Ｍビツトまでの上位ビツトのセツト・
リセツト入力を入れ替え、プリセツト値NPは第
Ｎビツトから第Ｍビツトまでの上位ビツト全部を
極性反転すればよい。

以上のような使い方とすれば、動作中心値NC
をセツトするためにプリセツト値の切換えを不用
にできる。

なお、本発明は従来の構成に加えて適用しても
同様の効果を奏し得、位相検出手段８は周波数検
出手段２で兼用し、周波数検出手段２の出力
（FG信号）アを所望の周波数に逓降して用いても
同様の効果を奏し得る。さらに、Ｍビツトカウン
タは例示のダウンカウンタに限定されるものでは
なく、回転体の制御方式はデイジタル式に限定さ
れるものではない。

発明の効果 以上の如く本発明は、周波数検出手段の出力周
波数（FG信号の周波数）が速度制御手段におけ
る周波数弁別の弁別範囲内にあるか又か弁別範囲
外にあるかを検出して、弁別範囲外にある場合に
限り、位相検出手段の出力（PG信号）すなわち
第２プリセツトパルスにより位相制御手段のデイ
ジタル式位相比較回路に位相比較の動作中心値
NCをプリセツトパルスするように構成したた
め、位相制御手段の出力（位相エラー）は、弁別
範囲外では位相比較の動作中心値に等しい（また
は略等しい）出力とすることができ、弁別範囲内
に入つた直後は“Ｌ”レベルまたは“Ｈ”レベル
の出力とすることができるため、従来に比較して
位相同期引込み時間を短縮する効果を発揮でき
る。

【図面の簡単な説明】

第１図は従来の回転体の制御方式を示すブロツ
ク図、第２図は第１図の動作波形図、第３図は本
発明の回転体の制御方式の１実施例を示すブロツ
ク図、第４図および第５図はそれぞれ同実施例の
動作波形図、第６図は本発明の他の実施例を示す
ブロツク図、第７図、第８図および第９図はそれ
ぞれ第６図の実施例の動作波形図である。 １……回転体、２……周波数検出手段、３……
速度制御手段、８……位相検出手段、９……位相
制御手段。

Claims (1)

1. 【特許請求の範囲】 １ 回転体の回転数を検出する周波数検出手段
   と、 前記周波数検出手段の出力を周波数弁別して得
   られる出力により前記回転体の回転数を制御する
   速度制御手段と、 前記周波数検出手段の出力周波数が前記速度制
   御手段における前記周波数弁別の弁別範囲内にあ
   るか又は弁別範囲外にあるかを検出する周波数弁
   別検出手段と、前記回転体の回転位相を検出する
   位相検出手段と、 基準信号を発生すると共に前記位相検出手段の
   出力と前記基準信号とを位相比較して得られる出
   力を前記速度制御手段に混合することにより前記
   速度制御手段を制御することにより前記回転体の
   回転位相を制御する位相制御手段とを具備し、 前記位相制御手段は、 前記基準信号から第１プリセツトパルスを作成
   するプリセツトパルス発生回路と、 前記位相検出手段の出力からラツチパルスを作
   成すると共に前記ラツチパルスよりタイミング的
   に先行した第２プリセツトパルスを作成するラツ
   チパルス発生回路と、 前記第１プリセツトパルスによりプリセツト値
   NPをプリセツトして位相比較の台形波を作成
   し、前記ラツチパルスにより前記台形波をラツチ
   して位相エラーを得るデイジタル式位相比較回路
   とを有し、 前記周波数弁別検出手段が前記弁別範囲外を示
   す検出出力を出力している場合に限り、前記第２
   ブリセツトパルスにより前記デイジタル式位相比
   較回路に位相比較の動作中心値NCをプリセツト
   するように構成することを特徴とする回転体の制
   御方式。 ２ 位相検出手段は周波数検出手段の出力を逓降
   する構成とすることを特徴とする特許請求の範囲
   第１項記載の回転体の制御方式。 ３ 回転体の回転数を検出する周波数検出手段
   と、前記周波数検出手段の出力を周波数弁別して
   得られる出力により前記回転体の回転数を制御す
   る速度制御手段と、 前記周波数検出手段の出力周波数が前記速度制
   御手段における前記周波数弁別の弁別範囲内にあ
   るか又は弁別範囲外にあるかを検出する周波数弁
   別検出手段と、 前記回転体の回転位相を検出する位相検出手段
   と、 基準信号を発生すると共に前記位相検出手段の
   出力と前記基準信号とを位相比較する位相制御手
   段と、 前記位相比較の動作中心値に略等しい基準電圧
   を発生する基準電圧発生手段と、 前記周波数弁別検出手段が前記弁別範囲外を示
   す検出出力を出力しているとき前記基準電圧発生
   手段の出力を、前記弁別範囲内を示す検出出力を
   出力しているとき前記位相制御手段の出力を前記
   速度制御手段に混合することにより前記回転体の
   回転位相を制御する切換手段とを具備し、 前記位相制御手段は、 前記基準信号から第１プリセツトパルスを作成
   するプリセツトパルス発生回路と、 前記位相検出手段の出力からラツチパルスを作
   成すると共に前記ラツチパルスよりタイミング的
   に先行した第２プリセツトパルスを作成するラツ
   チパルス発生回路と、 前記第１プリセツトパルスによりプリセツト値
   NPをプリセツトして位相比較の台形波を作成
   し、前記ラツチパルスにより前記台形波をラツチ
   して位相エラーを得るデイジタル式位相比較回路
   とを有し、 前記周波数弁別検出手段が前記弁別範囲外を示
   す検出出力を出力している場合に限り、前記第２
   プリセツトパルスにより前記デイジタル式位相比
   較回路に位相比較の動作中心値NCをプリセツト
   するように構成することを特徴とする回転体の制
   御方式。