JPH0720382B2 - デイジタル式速度制御装置 - Google Patents
デイジタル式速度制御装置Info
- Publication number
- JPH0720382B2 JPH0720382B2 JP60224560A JP22456085A JPH0720382B2 JP H0720382 B2 JPH0720382 B2 JP H0720382B2 JP 60224560 A JP60224560 A JP 60224560A JP 22456085 A JP22456085 A JP 22456085A JP H0720382 B2 JPH0720382 B2 JP H0720382B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- speed
- output
- signal
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は被制御体の回転速度を制御するディジタル式速
度制御装置に関するものである。
度制御装置に関するものである。
従来の技術 ディジタル式速度制御装置として先に特願昭59−215403
号明細書に示されるものを提案している。
号明細書に示されるものを提案している。
第４図はこのディジタル式速度制御装置のブロック図を
示すものであり、１は被制御体（モータまたはモータに
より駆動される回転体であり、以下モータと記す）、２
はモータ１の回転数を検出する周波数発電機（以下FGと
記す）、３はクロックパルスCK1を用いてFG2の出力であ
るFG信号SFGをディジタル的に周波数弁別（速度比較）
し速度誤差情報（以下速度エラーと記す）D1を検出する
ディジタル式速度比較手段、４は速度エラーD1を入力と
し、これにディジタル的な処理を施こすディジタルフィ
ルタ、５はディジタルフィルタ４の出力D2に基づいてモ
ータ１を駆動する駆動手段、６は速度比較手段３の速度
比較状態を検出する状態検出手段であり、検出出力S1に
よりディジタルフィルタ４を制御する。
示すものであり、１は被制御体（モータまたはモータに
より駆動される回転体であり、以下モータと記す）、２
はモータ１の回転数を検出する周波数発電機（以下FGと
記す）、３はクロックパルスCK1を用いてFG2の出力であ
るFG信号SFGをディジタル的に周波数弁別（速度比較）
し速度誤差情報（以下速度エラーと記す）D1を検出する
ディジタル式速度比較手段、４は速度エラーD1を入力と
し、これにディジタル的な処理を施こすディジタルフィ
ルタ、５はディジタルフィルタ４の出力D2に基づいてモ
ータ１を駆動する駆動手段、６は速度比較手段３の速度
比較状態を検出する状態検出手段であり、検出出力S1に
よりディジタルフィルタ４を制御する。
第５図，第６図は速度比較手段３の動作説明に供する波
形図である。
形図である。
通常、速度比較手段３では第５図に示すような台形波S
TZをディジタル的に作成している。即ち、速度比較手段
３はＭビットの２進カウンタで形成し、その下位Ｎビッ
トから出力を得る構成とする。クロックパルスCK1を用
いてFG信号SFGから作成したプリセットパルスSPR（第６
図参照）で２進カウンタに計数初期値NPをプリセットす
る。２進カウンタの出力をデコードして計数値NH,NLを
表わす信号SNH,SNLを作成し、台形波STZの“H"レベル期
間イと“L"レベル期間ハ及び下位Ｎビットの出力を得る
傾斜期間ロとを作成する。NCは傾斜期間ロの中心値を表
わす計数値2N-1であり、NPからNCまでの期間が速度比較
手段３の基準時間Tiであり、これが速度基準である。こ
のようにして作成した台形波STZからFG信号SFGの周期T
FGに比例したディジタル速度エラーD1を得ることができ
る。
TZをディジタル的に作成している。即ち、速度比較手段
３はＭビットの２進カウンタで形成し、その下位Ｎビッ
トから出力を得る構成とする。クロックパルスCK1を用
いてFG信号SFGから作成したプリセットパルスSPR（第６
図参照）で２進カウンタに計数初期値NPをプリセットす
る。２進カウンタの出力をデコードして計数値NH,NLを
表わす信号SNH,SNLを作成し、台形波STZの“H"レベル期
間イと“L"レベル期間ハ及び下位Ｎビットの出力を得る
傾斜期間ロとを作成する。NCは傾斜期間ロの中心値を表
わす計数値2N-1であり、NPからNCまでの期間が速度比較
手段３の基準時間Tiであり、これが速度基準である。こ
のようにして作成した台形波STZからFG信号SFGの周期T
FGに比例したディジタル速度エラーD1を得ることができ
る。
次に、第６図により速度制御の動作を説明する。
速度比較手段３ではクロックパルスCK1を用いてFG信号S
FGからタイミング的に先行したラッチパルスSLAと後行
したプリセットパルスSPRとを作成し、プリセットパル
スSPRを基にして台形波STZを作成する。そして、プリセ
ットする直前の台形波STZをラッチパルスSLAでラッチ
（サンプルホールド）することによりディジタル速度エ
ラーD1を得ている。ここに、期間A,B,CはFG信号SFGの周
期が基準周期Tiに対して大きい場合、等しい場合、小さ
い場合の３状態を示し、TFG＞Tiの場合は得られる速度
エラーD1は“L"レベルであり加速指令を発し、TFG＝Ti
の場合は中心値2N-1で定速指令を発し、TFG＜Tiの場合
は“H"レベルで減速指令を発する。これにより、モータ
１は期間ＡまたはＣの加速または減速期間を経て期間Ｂ
の定速回転制御に移行する。しかし、実際にはディジタ
ルフィルタ４が介在しており、このフィルタの過渡応答
のために起動や速度切換え等での速度引込みが即行なわ
れず、引込みに多大の時間を要する。状態検出手段６は
この問題点を解消するためのものであり、速度比較手段
３の動作状態イ，ロ，ハを検出し、検出出力S1によりデ
ィジタルフィルタ４を制御している。即ち、動作状態が
イ，ハのときはフィルタ４の直接出力をカットし、代わ
りに速度エラーD1と等価な出力をフィルタ出力D2とし、
かつフィルタ４を中心値2 N-1にセットしておく。そし
て、動作状態ロへ移行した時点からこのセット動作を解
除し、フィルタとして機能させるように構成している。
このような構成にすれば、起動や速度切換え等の過渡期
間イ，ハでは加速，減速をスムーズに行なうことがで
き、傾斜期間ロに移行した後はフィルタ４を定常状態に
近い状態から動作させることができ、速度引込みに要す
る時間を短縮することができる。
FGからタイミング的に先行したラッチパルスSLAと後行
したプリセットパルスSPRとを作成し、プリセットパル
スSPRを基にして台形波STZを作成する。そして、プリセ
ットする直前の台形波STZをラッチパルスSLAでラッチ
（サンプルホールド）することによりディジタル速度エ
ラーD1を得ている。ここに、期間A,B,CはFG信号SFGの周
期が基準周期Tiに対して大きい場合、等しい場合、小さ
い場合の３状態を示し、TFG＞Tiの場合は得られる速度
エラーD1は“L"レベルであり加速指令を発し、TFG＝Ti
の場合は中心値2N-1で定速指令を発し、TFG＜Tiの場合
は“H"レベルで減速指令を発する。これにより、モータ
１は期間ＡまたはＣの加速または減速期間を経て期間Ｂ
の定速回転制御に移行する。しかし、実際にはディジタ
ルフィルタ４が介在しており、このフィルタの過渡応答
のために起動や速度切換え等での速度引込みが即行なわ
れず、引込みに多大の時間を要する。状態検出手段６は
この問題点を解消するためのものであり、速度比較手段
３の動作状態イ，ロ，ハを検出し、検出出力S1によりデ
ィジタルフィルタ４を制御している。即ち、動作状態が
イ，ハのときはフィルタ４の直接出力をカットし、代わ
りに速度エラーD1と等価な出力をフィルタ出力D2とし、
かつフィルタ４を中心値2 N-1にセットしておく。そし
て、動作状態ロへ移行した時点からこのセット動作を解
除し、フィルタとして機能させるように構成している。
このような構成にすれば、起動や速度切換え等の過渡期
間イ，ハでは加速，減速をスムーズに行なうことがで
き、傾斜期間ロに移行した後はフィルタ４を定常状態に
近い状態から動作させることができ、速度引込みに要す
る時間を短縮することができる。
発明が解決しようとする問題点 しかしながら上記のような構成では、定常動作における
ディジタルフィルタ４の出力D2が中心値2N-1からずれる
に従って、傾斜期間口に入ってからの過渡応答に要する
時間が長くなり、速度引込み時間が長くなる問題点を有
していた。
ディジタルフィルタ４の出力D2が中心値2N-1からずれる
に従って、傾斜期間口に入ってからの過渡応答に要する
時間が長くなり、速度引込み時間が長くなる問題点を有
していた。
本発明はかかる点に鑑み、定常動作におけるディジタル
フィルタ４の出力D2が最小値から最大値の範囲のいかな
る値であっても、速度引込み時間を短縮できるディジタ
ル式速度制御装置を提供することを目的とする。
フィルタ４の出力D2が最小値から最大値の範囲のいかな
る値であっても、速度引込み時間を短縮できるディジタ
ル式速度制御装置を提供することを目的とする。
問題点を解決するための手段 本発明のディジタル式速度制御装置は、被制御体の速度
誤差情報をディジタル的に検出する速度比較手段と、前
記速度比較手段の出力をディジタル的に処理するディジ
タルフィルタと、前記速度比較手段の速度比較状態を検
出して、前記被制御体の速度に応じた速度誤差情報が得
られる期間を示す第１の状態か、前記被制御体の速度に
係わらず一定の速度誤差情報が得られる期間を示す第２
の状態かを表す状態検出信号を出力する状態検出手段
と、第１、第２のモードを表すモード切換信号と前記状
態検出信号とにより、前記第１のモードのときは前記第
１の状態または前記第２の状態を表す信号を、前記第２
のモードのときは前記第２の状態を表す信号を状態切換
信号として出力する状態切換手段とを備え、前記状態切
換信号が前記第１の状態を表す信号のときは前記ディジ
タルフィルタを通常の処理動作の状態にして処理結果を
出力し、前記状態切換信号が前記第２の状態を表す信号
のときは前記ディジタルフィルタの処理動作を停止させ
て直前の状態を保持して前記速度比較手段の出力（また
は、それと等価な出力）を出力して前記被制御体を制御
することを特徴とするものである。
誤差情報をディジタル的に検出する速度比較手段と、前
記速度比較手段の出力をディジタル的に処理するディジ
タルフィルタと、前記速度比較手段の速度比較状態を検
出して、前記被制御体の速度に応じた速度誤差情報が得
られる期間を示す第１の状態か、前記被制御体の速度に
係わらず一定の速度誤差情報が得られる期間を示す第２
の状態かを表す状態検出信号を出力する状態検出手段
と、第１、第２のモードを表すモード切換信号と前記状
態検出信号とにより、前記第１のモードのときは前記第
１の状態または前記第２の状態を表す信号を、前記第２
のモードのときは前記第２の状態を表す信号を状態切換
信号として出力する状態切換手段とを備え、前記状態切
換信号が前記第１の状態を表す信号のときは前記ディジ
タルフィルタを通常の処理動作の状態にして処理結果を
出力し、前記状態切換信号が前記第２の状態を表す信号
のときは前記ディジタルフィルタの処理動作を停止させ
て直前の状態を保持して前記速度比較手段の出力（また
は、それと等価な出力）を出力して前記被制御体を制御
することを特徴とするものである。
作用 本発明は前記した構成により、定常動作におけるディジ
タルフィルタの動作状態を、状態切換手段の出力する状
態切換信号が第１の状態を表すときは通常の処理動作の
状態にして処理結果を出力し、状態切換信号が第２の状
態を表すときは処理動作を停止させて直前の状態を保持
して前記速度比較手段の出力（または、それと等価な出
力）を出力して前記被制御体を制御することにより、被
制御体のスムーズな加速，減速を行なうと共に速度比較
の傾斜期間に移行後は即速度引込みを行なうことができ
る。従って、単にフィルタを中心値2N-1に設定して速度
引込みを行なうものと異なり、定常動作でのフィルタ出
力がいかなる値であっても短時間での速度引込みが可能
である。
タルフィルタの動作状態を、状態切換手段の出力する状
態切換信号が第１の状態を表すときは通常の処理動作の
状態にして処理結果を出力し、状態切換信号が第２の状
態を表すときは処理動作を停止させて直前の状態を保持
して前記速度比較手段の出力（または、それと等価な出
力）を出力して前記被制御体を制御することにより、被
制御体のスムーズな加速，減速を行なうと共に速度比較
の傾斜期間に移行後は即速度引込みを行なうことができ
る。従って、単にフィルタを中心値2N-1に設定して速度
引込みを行なうものと異なり、定常動作でのフィルタ出
力がいかなる値であっても短時間での速度引込みが可能
である。
実 施 例 第１図は本発明の実施例におけるディジタル式速度制御
装置のブロック図である。第１図において１〜６は第４
図に示す装置の構成要素と同一であり、状態切換手段７
を新たな構成要素として追加し機能させる点が異なる。
状態切換手段７は状態検出手段６の出力S1とモード切換
信号S2とを入力とし、ディジタルフィルタ７の動作状態
を状態保持するか否かの切換えを行なう状態切換信号S3
を発生する。
装置のブロック図である。第１図において１〜６は第４
図に示す装置の構成要素と同一であり、状態切換手段７
を新たな構成要素として追加し機能させる点が異なる。
状態切換手段７は状態検出手段６の出力S1とモード切換
信号S2とを入力とし、ディジタルフィルタ７の動作状態
を状態保持するか否かの切換えを行なう状態切換信号S3
を発生する。
第２図は第１図の動作を説明するための信号S1〜S3の波
形図である。モード切換信号S2は例えばモータ１の起動
または停止の切換信号である。図示の例ではモード切換
信号S2が“H"のとき起動指令を与え、“L"のとき停止指
令を与える。ここで、時刻t1,t5はモータ１を起動させ
るタイミングであり、時刻t3,t7は停止させるタイミン
グである。また、時刻t2,t6は速度比較手段３の動作が
傾斜期間ロに突入するタイミング、時刻t4,t8は脱出す
るタイミングである。しかるに、モード切換信号S2は時
刻t1でＬからＨ、時刻t3でＨからＬ、時刻t5でＬから
Ｈ、時刻t7でＨからＬに変化し、状態検出信号S1は時刻
t2でＬからＨ、時刻t4でＨからＬ、時刻t6でＬからＨ、
時刻t8でＨからＬに変化する。ここで、t1〜t2,t5〜t6
はモータ１が起動する期間を表わし、t3〜t4,t7〜t8は
停止指令を発してから傾斜期間を脱出するまでの期間を
表わしている。また、t2〜t3,t6〜t7は速度制御装置が
定常動作している期間であるが、時刻t2,t6の直後は速
度引込みのための過渡応答期間が存在し、以後t3,t7ま
での間は定常状態となる。状態切換信号S3は状態切換手
段７において状態検出信号S1とモード切換信号S2から作
成し、時刻t2でＬからＨ、時刻t3でＨからＬ、時刻t6で
ＬからＨ、時刻t7でＨからＬに変化する。この状態切換
信号S3を用いてディジタルフィルタ４の動作状態を次の
ように切換える。即ち、期間t2〜t3,t6〜t7においては
通常のフィルタとしての動作をさせて状態保持をせず、
それ以外の期間ではフィルタの動作状態を停止させる状
態保持とする。このようにすれば時刻t3直前のフィルタ
の動作状態を保持することができるので、次に時刻t6で
状態保持を解除したときにフィルタを定常動作時の値か
らスタートさせることができ、直後の速度引込みが即行
なえる構成にできる。これは定常状態でのフィルタ出力
の値によって制約されることがない。また、時刻t7以降
も同様である。なお、t2〜t3,t6〜t7以外の期間では従
来例と同様に加速または減速をスムーズに行なうため、
ディジタルフィルタ４の機能をカットし、D2＝D1（すな
わち、ディジタルフィルタ４の出力D2を速度比較手段３
の出力D1またはD1と等価な出力とする。）となる“L"レ
ベルまたは“H"レベルの出力を駆動手段５に導びく構成
とする。なお、この操作は第１図に点線で示すように状
態検出信号S1で直接行なってもよく、期間t3〜t4,t7〜t
8がディジタルフィルタ４の応答に対して無視できる値
であれば、モード切換信号S2を不要にできる。
形図である。モード切換信号S2は例えばモータ１の起動
または停止の切換信号である。図示の例ではモード切換
信号S2が“H"のとき起動指令を与え、“L"のとき停止指
令を与える。ここで、時刻t1,t5はモータ１を起動させ
るタイミングであり、時刻t3,t7は停止させるタイミン
グである。また、時刻t2,t6は速度比較手段３の動作が
傾斜期間ロに突入するタイミング、時刻t4,t8は脱出す
るタイミングである。しかるに、モード切換信号S2は時
刻t1でＬからＨ、時刻t3でＨからＬ、時刻t5でＬから
Ｈ、時刻t7でＨからＬに変化し、状態検出信号S1は時刻
t2でＬからＨ、時刻t4でＨからＬ、時刻t6でＬからＨ、
時刻t8でＨからＬに変化する。ここで、t1〜t2,t5〜t6
はモータ１が起動する期間を表わし、t3〜t4,t7〜t8は
停止指令を発してから傾斜期間を脱出するまでの期間を
表わしている。また、t2〜t3,t6〜t7は速度制御装置が
定常動作している期間であるが、時刻t2,t6の直後は速
度引込みのための過渡応答期間が存在し、以後t3,t7ま
での間は定常状態となる。状態切換信号S3は状態切換手
段７において状態検出信号S1とモード切換信号S2から作
成し、時刻t2でＬからＨ、時刻t3でＨからＬ、時刻t6で
ＬからＨ、時刻t7でＨからＬに変化する。この状態切換
信号S3を用いてディジタルフィルタ４の動作状態を次の
ように切換える。即ち、期間t2〜t3,t6〜t7においては
通常のフィルタとしての動作をさせて状態保持をせず、
それ以外の期間ではフィルタの動作状態を停止させる状
態保持とする。このようにすれば時刻t3直前のフィルタ
の動作状態を保持することができるので、次に時刻t6で
状態保持を解除したときにフィルタを定常動作時の値か
らスタートさせることができ、直後の速度引込みが即行
なえる構成にできる。これは定常状態でのフィルタ出力
の値によって制約されることがない。また、時刻t7以降
も同様である。なお、t2〜t3,t6〜t7以外の期間では従
来例と同様に加速または減速をスムーズに行なうため、
ディジタルフィルタ４の機能をカットし、D2＝D1（すな
わち、ディジタルフィルタ４の出力D2を速度比較手段３
の出力D1またはD1と等価な出力とする。）となる“L"レ
ベルまたは“H"レベルの出力を駆動手段５に導びく構成
とする。なお、この操作は第１図に点線で示すように状
態検出信号S1で直接行なってもよく、期間t3〜t4,t7〜t
8がディジタルフィルタ４の応答に対して無視できる値
であれば、モード切換信号S2を不要にできる。
一方、被制御体１の回転速度を第１の速度から第２の速
度に切換える場合においても、同様に短時間での速度引
込みが可能となる。
度に切換える場合においても、同様に短時間での速度引
込みが可能となる。
第３図は本発明の構成要素であるディジタルフィルタ４
の具体回路例を示すブロック図である。同図において、
８は入力ディジタル信号（速度エラー）D1と所定値2N-1
との差の絶対値に比例した周波数の出力をクロックパル
スCK2を分周して作成する分周手段、９は分周手段８の
出力S4を状態切換信号S3によりゲートするゲート手段、
10はゲート手段９の出力S5をクロック入力（CK）とし、
入力ディジタル信号D1の最上位ビットの信号S6をアップ
ダウン切換入力（U/D）とするアップダウン（UD）カウ
ンタ、11は状態切換信号S3（または状態検出信号S1）に
よりUDカウンタ10の出力D3かD1と等価な出力かの一方を
選択的に切換えて出力する出力切換手段、12は入力ディ
ジタル信号D1に係数を乗じる乗算手段、13は出力切換手
段11の出力D4と乗算手段12の出力D5とを加算する加算手
段から成り、加算手段13からフィルタ出力D2を得てい
る。
の具体回路例を示すブロック図である。同図において、
８は入力ディジタル信号（速度エラー）D1と所定値2N-1
との差の絶対値に比例した周波数の出力をクロックパル
スCK2を分周して作成する分周手段、９は分周手段８の
出力S4を状態切換信号S3によりゲートするゲート手段、
10はゲート手段９の出力S5をクロック入力（CK）とし、
入力ディジタル信号D1の最上位ビットの信号S6をアップ
ダウン切換入力（U/D）とするアップダウン（UD）カウ
ンタ、11は状態切換信号S3（または状態検出信号S1）に
よりUDカウンタ10の出力D3かD1と等価な出力かの一方を
選択的に切換えて出力する出力切換手段、12は入力ディ
ジタル信号D1に係数を乗じる乗算手段、13は出力切換手
段11の出力D4と乗算手段12の出力D5とを加算する加算手
段から成り、加算手段13からフィルタ出力D2を得てい
る。
係る構成のディジタルフィルタは分周手段８、UDカウン
タ10、乗算手段12、加算手段13を基本構成要素とする比
較積分回路であり、速度制御装置に好適なフィルタ特性
を有している。このディジタルフィルタにおいて、前記
した状態保持と状態保持解除の切換えを行なうのはゲー
ト手段９であり、状態切換信号S3によりUDカウンタ10の
クロック入力を禁止するか否かで達成できる。なお、こ
のUDカウンタ10がプリセット機能を有するものである場
合はそのプリセット機能を解除することが状態保持のた
めに必要である。UDカウンタ10の状態保持を行なってい
る間は出力切換手段11によりD3の出力をカットし、D1と
等価な出力をD4として出力する。このようにすれば出力
D2をD1と等しくすることができる。なお、出力切換手段
11は状態検出信号S1を切換信号とする構成でもよく、か
つまた加算手段13の次段に配置する構成としてもよい。
タ10、乗算手段12、加算手段13を基本構成要素とする比
較積分回路であり、速度制御装置に好適なフィルタ特性
を有している。このディジタルフィルタにおいて、前記
した状態保持と状態保持解除の切換えを行なうのはゲー
ト手段９であり、状態切換信号S3によりUDカウンタ10の
クロック入力を禁止するか否かで達成できる。なお、こ
のUDカウンタ10がプリセット機能を有するものである場
合はそのプリセット機能を解除することが状態保持のた
めに必要である。UDカウンタ10の状態保持を行なってい
る間は出力切換手段11によりD3の出力をカットし、D1と
等価な出力をD4として出力する。このようにすれば出力
D2をD1と等しくすることができる。なお、出力切換手段
11は状態検出信号S1を切換信号とする構成でもよく、か
つまた加算手段13の次段に配置する構成としてもよい。
また、ディジタルフィルタ４は第３図の具体回路例に限
定されるものでないこともちろんである。
定されるものでないこともちろんである。
また、第２図に示す状態検出信号S1は時刻t2,t6を遅延
した時刻t2′,t6′とし、速度比較の傾斜期間に突入し
て所定の時間を経過した後に状態切換えするように構成
してもよい。
した時刻t2′,t6′とし、速度比較の傾斜期間に突入し
て所定の時間を経過した後に状態切換えするように構成
してもよい。
さらに、上記説明では速度制御装置への適用例を示した
が、モータ１の回転位相を制御する位相制御装置への適
用も同様にできることは言うまでもない。
が、モータ１の回転位相を制御する位相制御装置への適
用も同様にできることは言うまでもない。
発明の効果 以上説明したように本発明によれば、速度制御装置の構
成要素であるディジタルフィルタの動作状態を状態保持
する機能を付加することにより、定常動作時のフィルタ
出力の値に関係なく起動や速度切換え等での速度引込み
を短縮することができ、その実用的効果は大きい。
成要素であるディジタルフィルタの動作状態を状態保持
する機能を付加することにより、定常動作時のフィルタ
出力の値に関係なく起動や速度切換え等での速度引込み
を短縮することができ、その実用的効果は大きい。
第１図は本発明における一実施例のディジタル式速度制
御装置のブロック図、第２図は同実施例の動作波形図、
第３図は本発明の構成要素であるディジタルフィルタの
具体回路例を示すブロック図、第４図は先に提案したデ
ィジタル式速度制御装置のブロック図、第５図，第６図
は同装置の動作波形図である。 ３……速度比較手段、４……ディジタルフィルタ、６…
…状態検出手段、７……状態切換手段。
御装置のブロック図、第２図は同実施例の動作波形図、
第３図は本発明の構成要素であるディジタルフィルタの
具体回路例を示すブロック図、第４図は先に提案したデ
ィジタル式速度制御装置のブロック図、第５図，第６図
は同装置の動作波形図である。 ３……速度比較手段、４……ディジタルフィルタ、６…
…状態検出手段、７……状態切換手段。
Claims (1)
- 【請求項１】被制御体の速度誤差情報をディジタル的に
検出する速度比較手段と、 前記速度比較手段の出力をディジタル的に処理するディ
ジタルフィルタと、 前記速度比較手段の速度比較状態を検出して、前記被制
御体の速度に応じた速度誤差情報が得られる期間を示す
第１の状態か、前記被制御体の速度に係わらず一定の速
度誤差情報が得られる期間を示す第２の状態かを表す状
態検出信号を出力する状態検出手段と、 第１、第２のモードを表すモード切換信号と前記状態検
出信号とにより、前記第１のモードのときは前記第１の
状態または前記第２の状態を表す信号を、前記第２のモ
ードのときは前記第２の状態を表す信号を状態切換信号
として出力する状態切換手段とを備え、 前記状態切換信号が前記第１の状態を表す信号のときは
前記ディジタルフィルタを通常の処理動作の状態にして
処理結果を出力し、前記状態切換信号が前記第２の状態
を表す信号のときは前記ディジタルフィルタの処理動作
を停止させて直前の状態を保持して前記速度比較手段の
出力（または、それと等価な出力）を出力して前記被制
御体を制御することを特徴とするディジタル式速度制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224560A JPH0720382B2 (ja) | 1985-10-08 | 1985-10-08 | デイジタル式速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224560A JPH0720382B2 (ja) | 1985-10-08 | 1985-10-08 | デイジタル式速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284311A JPS6284311A (ja) | 1987-04-17 |
| JPH0720382B2 true JPH0720382B2 (ja) | 1995-03-06 |
Family
ID=16815690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224560A Expired - Lifetime JPH0720382B2 (ja) | 1985-10-08 | 1985-10-08 | デイジタル式速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720382B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228328B2 (ja) * | 1972-04-24 | 1977-07-26 |
-
1985
- 1985-10-08 JP JP60224560A patent/JPH0720382B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6284311A (ja) | 1987-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036745B2 (ja) | ||
| JPH0720382B2 (ja) | デイジタル式速度制御装置 | |
| WO1980002780A1 (en) | Digital velocity servo | |
| JPS6350960B2 (ja) | ||
| JPS5873045A (ja) | キヤプスタンサ−ボ装置 | |
| JPH0226472B2 (ja) | ||
| JPH0646874B2 (ja) | デイジタル式速度制御装置 | |
| JP2925813B2 (ja) | モータ駆動装置 | |
| US4739237A (en) | PLL motor controller | |
| JP2604205B2 (ja) | 位相サーポ装置 | |
| JPH0724468B2 (ja) | デイジタル式速度制御装置 | |
| JPH0634608B2 (ja) | サ−ボ回路 | |
| JPH0646873B2 (ja) | デイジタル式位相制御装置 | |
| JP2810568B2 (ja) | モータの誤動作防止回路 | |
| JPS59165976A (ja) | キヤプスタン制御方式 | |
| JP3225815B2 (ja) | モータの回転速度制御装置 | |
| JP2859452B2 (ja) | モータ制御回路 | |
| JPH05215231A (ja) | 機械式無段変速機の速度制御装置 | |
| JPS5869482A (ja) | 遠心機の制御回路 | |
| JPH0691756B2 (ja) | 速度誤差検出回路 | |
| JPS6395873A (ja) | キヤプスタンモ−タ制御方式 | |
| JPH0681530B2 (ja) | サ−ボ回路 | |
| JPS58159680A (ja) | 回転体の制御装置 | |
| JPS6031164B2 (ja) | 電気車チヨツパ制御方法 | |
| JPS596785A (ja) | 直流モ−タの速度制御方式 |