JPH02265090A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、記憶回路を高速に初期化することを可能にし
た記憶装置に関するものである。

従来の技術 集積回路の集積度の向上に伴い、ランダム・アクセス・
メモリー（以下ＲＡＭと記す。）を始めとして、様々な
記憶装置の記憶領域が大きくなってきている。以下に従
来の記憶装置について説明する。

第２図は従来の集積回路である。第２図において、１０
は入力、１１はデコーダ、１２は複数のアドレス、１３
は記憶回路、］４はデータ入力、１５は書き込み制御入
力（以下ＷＥと記す）である。

以上のように構成された従来の集積回路について、次に
、その動作を説明する。

入力１０にアドレス・データが入力されると、デコーダ
１１によりア１くレス・データがデコートされて複数の
ア１くレス１２の中の１つが有効になり、記憶回路１３
が持つ多数の記憶領域の１つか選択される。この時、デ
ータ人力１４にデータをセットし、ＷＥ１５を有効にす
ることにより前記の選択された記憶領域にデータが書き
込まれる。

発明が解決しようとする課題 近年、マイクロ・ブロセッザの高機能化に伴い、記憶装
置に蓄えられたデータを用いて高速な演算が行われるよ
うになってきた。このような演算を、行うに先立って、
同記憶装置の初期化を行う必要がある。しかしながら、
前記の従来構成では、Ｎ個の記憶領域を持つ場合、Ｎ回
データを書き込む必要がある。記憶領域の大きい今日の
記憶装置では多くの時間を費やす必要があるという欠点
を有していた。本発明は、前記従来の問題点を解決する
もので、１回の書き込みて初期化を実現する記憶装置を
提供することを目的とするものである。

課題を解決するための手段 この目的を達成するために本発明の記憶装置は、複数の
アドレスの全てを有効にする手段を有している。

作用 この手段により、全ての記憶領域を選択することができ
るため、１回の書き込みて記憶装置の初期化を行うこと
ができる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。第１図は、本発明の一実施例記憶装置の構成ブ
ロック図である。第１図において、■は入力、２はデコ
ーダ、３は複数のアドレスその１．４は制御入力、５は
ゲート、６は複数のアドレスその２．７は記憶回路、８
はデータ入力、９は書き込み制御人力（以下ＷＥと記す
）である。

以上のように構成された記憶装置について、次に、動作
説明を行なう。

入力１にアドレス・データが入力されると、デコーダ２
によりアドレス・データがデコード化され、複数のアド
レスその１の中の１つが有効になる。制御人力４が無効
の時、ゲート５はトランスファーゲートの動作をし、複
数のアドレスその１の内容がそのまま複数のアドレスそ
の２に伝わり、記憶回路７の持つ多数の記憶領域の１つ
が選択される。この時データ人力８にデータをセットし
、ＷＢ２を有効にすることにより、前記の選択された記
憶領域にデータが書き込まれる。

制御人力４が有効の時、複数のアドレスその１の状態に
関係な（複数のア１くレスその２の全てが有効となり、
記憶回路７の中の全ての記憶領域が選択される。このと
き、入力８に９データをセットシ、ＷＢ２を有効にする
ことにより、全ての記憶領域にデータを書き込むことが
できる。

以上のように、本実施例によれば、デコーダ２と記憶回
路７との間にゲート５を設りることにより、複数のアド
レスの全てを有効化することができ、−度の書き込みで
記憶装置の初期化を行うことができる。

発明の効果 本発明によれば、複数のアドレスの全てを有効にする手
段を設けることにより、−度の書き込みで記憶装置の初
期化を行うことが出来る。このことにより、初期化に費
やす時間が最少となり、定時間内に処理を終える必要の
あるリアルタイム演算等の高速な演算が必要おされる場
合に多大な効果を発揮する。

【図面の簡単な説明】

第１図は、本発明の一実施例記憶装置の構成ブロック図
、第２図は、従来の記憶装置の構成ブロック図である。 ２・・・・・・デコーダ、５・・・・・・ゲート、７・
・・・・・記憶回路。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 複数のアドレスの中から１つのアドレスを有効にする手
   段と、前記複数のアドレスの全てを有効にする手段と、
   有効になった前記アドレスが選択する記憶領域にデータ
   を書き込む記憶手段とを有する記憶装置。