JPH02266556A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02266556A JPH02266556A JP1088704A JP8870489A JPH02266556A JP H02266556 A JPH02266556 A JP H02266556A JP 1088704 A JP1088704 A JP 1088704A JP 8870489 A JP8870489 A JP 8870489A JP H02266556 A JPH02266556 A JP H02266556A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- frame
- view
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、２個以上の半導体チップをダイスボンドし
、かつ同一外形に樹脂封止した半導体装置に関するもの
である。
、かつ同一外形に樹脂封止した半導体装置に関するもの
である。
第６図は従来の半導体装置の構造を示す斜視図、第７図
は第６図の矢印Ａの方向から見た半導体チップ及びフレ
ームを示す平面図である。図にお（１て（１）は封止用
樹脂、（２）は半４体テップ、（３）はフレーム、（４
）はろう材、（５）、 （６）はボンディング個所であ
る。第８図は従来の半導体装置にお０てボンディング個
所（５） ＃ （６）が接近している場合を示す斜視図
、第９図は第８図の矢印Ｂの方向か・ら見た半導体チッ
プ（２）及びフレーム（３）を示す平１面図である。
は第６図の矢印Ａの方向から見た半導体チップ及びフレ
ームを示す平面図である。図にお（１て（１）は封止用
樹脂、（２）は半４体テップ、（３）はフレーム、（４
）はろう材、（５）、 （６）はボンディング個所であ
る。第８図は従来の半導体装置にお０てボンディング個
所（５） ＃ （６）が接近している場合を示す斜視図
、第９図は第８図の矢印Ｂの方向か・ら見た半導体チッ
プ（２）及びフレーム（３）を示す平１面図である。
図において（１）〜（６）は第６図に示したものと同等
である。半導体チップ（２）をボンディングする個所（
６）。
である。半導体チップ（２）をボンディングする個所（
６）。
（６）のフレーム（３）の寸法は、半導体チップ（２）
の外形より大きい寸法を有していた。これは、半導体テ
ップをボンディングする際に使用するろう材（４）の余
った量を逃がすために、フレ二ム（３）の寸法は、半導
体チップ（２）の寸法より大きくなっている。
の外形より大きい寸法を有していた。これは、半導体テ
ップをボンディングする際に使用するろう材（４）の余
った量を逃がすために、フレ二ム（３）の寸法は、半導
体チップ（２）の寸法より大きくなっている。
すなわち、決められたボンディング個所（ｓ）、 （６
）に半導体チップ（２）をボンディングし、余ったろう
材（４）をフレーム（３）の面に逃がし、ダイスボンデ
ィング後、ワイヤボンディング、封止用樹脂（１）によ
る封止をして半導体装置を作る。また、ボンデイング個
所（６）、 （６）が接近している場合には笛９図に示
すごとくろう材（４）をフレーム（３）の端面がら逃が
すとろう材（４）で隣接するフレーム（３）が短絡され
てしまうため、フレーム（３）の間隔を広くする必要が
ある、 〔発明が解決しようとする課題〕 従来の半導体装置は以上のように構成されているので樹
脂封止は、フレーム全体に行うため、フレーム寸法が大
きくなると外形を大きくする必要があり、Ｍ形を小さく
することが困難であるという問題点があった。
）に半導体チップ（２）をボンディングし、余ったろう
材（４）をフレーム（３）の面に逃がし、ダイスボンデ
ィング後、ワイヤボンディング、封止用樹脂（１）によ
る封止をして半導体装置を作る。また、ボンデイング個
所（６）、 （６）が接近している場合には笛９図に示
すごとくろう材（４）をフレーム（３）の端面がら逃が
すとろう材（４）で隣接するフレーム（３）が短絡され
てしまうため、フレーム（３）の間隔を広くする必要が
ある、 〔発明が解決しようとする課題〕 従来の半導体装置は以上のように構成されているので樹
脂封止は、フレーム全体に行うため、フレーム寸法が大
きくなると外形を大きくする必要があり、Ｍ形を小さく
することが困難であるという問題点があった。
この発明は、上記のような問題点を解消するためになさ
口たもので、樹脂封止の外形を小さくすることができる
半導体装置を得ることを目的とする。
口たもので、樹脂封止の外形を小さくすることができる
半導体装置を得ることを目的とする。
ＣＲＨを解決するための手段〕
この発明に係る半導体装ｉαは、半導体チップをボンデ
ィングするフレームの寸法を、半導体チップより小さく
した個所を２辺以上有し、チップを効率良く小さい面積
で配置できるようにしたものである。
ィングするフレームの寸法を、半導体チップより小さく
した個所を２辺以上有し、チップを効率良く小さい面積
で配置できるようにしたものである。
この発明における半導体装置は、半導体チップのボンデ
ィング個所のフレームの寸法を半導体チップの寸法より
小さくしているので、半導体チップの大きさを主体にし
た配置を行うため、コンパクトに配置でき、樹脂封止後
の半導体装置の大きさを小さくすることができる。
ィング個所のフレームの寸法を半導体チップの寸法より
小さくしているので、半導体チップの大きさを主体にし
た配置を行うため、コンパクトに配置でき、樹脂封止後
の半導体装置の大きさを小さくすることができる。
以下、この発明の一実施例を図について説明する。
第１図は半導体装１ｄの構造を示す斜視図、第２図は第
１図の矢印Ｃの方向から見た半導体チップ及びフレーム
を示す平面図、第３図は第２図のＤ・Ｄにおける断面図
である。第４図はこの発明の他の実施例による半導体装
置の構造を示す斜視図、第５図は第４図の矢印Ｅの方向
から見た半導体チップ及びフレームを示す平面図である
。図において（１）〜（６）は第６図の従来例に示した
ものと同等であるので説明を省略する。
１図の矢印Ｃの方向から見た半導体チップ及びフレーム
を示す平面図、第３図は第２図のＤ・Ｄにおける断面図
である。第４図はこの発明の他の実施例による半導体装
置の構造を示す斜視図、第５図は第４図の矢印Ｅの方向
から見た半導体チップ及びフレームを示す平面図である
。図において（１）〜（６）は第６図の従来例に示した
ものと同等であるので説明を省略する。
次に作用について説明する。第１図において、フレーム
（３）のボンディング個所（５）、 （６）の寸法は半
導体チップ（２）より２辺が小さく、このため半導体装
置全体の大きさを小さくすることができる。また半導体
チップ（２）をボンディングするときに使用するろう材
（４）の余った鎗は、フレーム（３）の端面に出るが、
フレーム（３）の間隔が広い丸めに、第３図に示すごと
くろう材（４）でフレーム（５）、 （８）が接続さｎ
ることはない。
（３）のボンディング個所（５）、 （６）の寸法は半
導体チップ（２）より２辺が小さく、このため半導体装
置全体の大きさを小さくすることができる。また半導体
チップ（２）をボンディングするときに使用するろう材
（４）の余った鎗は、フレーム（３）の端面に出るが、
フレーム（３）の間隔が広い丸めに、第３図に示すごと
くろう材（４）でフレーム（５）、 （８）が接続さｎ
ることはない。
なお、上記実施例では半導体チップ（２）を２個使用す
る場合について説明したが、半導体チップが３個以上で
も同様に使用できるのはいうまでもない。半導体チップ
（２）が２個の場合は第４回及び第５図に示すごとくフ
レーム（３）の形状を相対面のみ小さくすることでも、
同様の効果を得ることができる。
る場合について説明したが、半導体チップが３個以上で
も同様に使用できるのはいうまでもない。半導体チップ
（２）が２個の場合は第４回及び第５図に示すごとくフ
レーム（３）の形状を相対面のみ小さくすることでも、
同様の効果を得ることができる。
以上のように、この発明によれば、フレームの寸法を小
さくしたので、樹脂封止寸法を小さくすることができ、
高密度実装に使用できる。また樹脂量が少なくなり安価
な装置を供給することができる。
さくしたので、樹脂封止寸法を小さくすることができ、
高密度実装に使用できる。また樹脂量が少なくなり安価
な装置を供給することができる。
第１図はこの発明の一実施例による半導体装置の斜視図
、第２図は第１図の矢印Ｃの方向から見た半導体チップ
及びフレームの平面図、第３図は第２図のＤ−Ｄにおけ
る断面図、第４図はこの発明の他の実施例による半導体
装置の斜視図、第５図は第４図の矢印Ｆの方向から見た
半導体テップ及びフレームを示す平面図、第６図は従来
の半導体装置の斜視図、第７図は第６図の矢印Ａの方向
から見た半導５体チップ及びフレームの平面図、第８図
は従来の半導体装置においてボンディング個所が接近し
ている場合を示す斜視図、第９図は第８図の矢印Ｂの方
向から見た半導体チップ及びフレームを示す平面図であ
る。 図において、（１）は封圧用樹脂、（２）は半導体チッ
プ、（３）はフレーム、（４）はろう材、 （５）、
（６）はボンディング個所である。 なお、図中、同一符号は同一、又は相当部分を示す。 第４図 第５図 第１図 ↓ 第６図 第７図
、第２図は第１図の矢印Ｃの方向から見た半導体チップ
及びフレームの平面図、第３図は第２図のＤ−Ｄにおけ
る断面図、第４図はこの発明の他の実施例による半導体
装置の斜視図、第５図は第４図の矢印Ｆの方向から見た
半導体テップ及びフレームを示す平面図、第６図は従来
の半導体装置の斜視図、第７図は第６図の矢印Ａの方向
から見た半導５体チップ及びフレームの平面図、第８図
は従来の半導体装置においてボンディング個所が接近し
ている場合を示す斜視図、第９図は第８図の矢印Ｂの方
向から見た半導体チップ及びフレームを示す平面図であ
る。 図において、（１）は封圧用樹脂、（２）は半導体チッ
プ、（３）はフレーム、（４）はろう材、 （５）、
（６）はボンディング個所である。 なお、図中、同一符号は同一、又は相当部分を示す。 第４図 第５図 第１図 ↓ 第６図 第７図
Claims (1)
- 【特許請求の範囲】 ２個以上の半導体チップを有し、該チップを、それぞれ
のボンディング個所へ別々はダイスボンドし、かつ全部
を同一外形内に樹脂封止する半導体装置において、 ダイスボンド個所の端面よりチップの端面が外側に、は
み出ている個所が２辺以上あるダイスボンド個所が２個
以上あるか、又はダイスボンド個個の端面より、チップ
端面が外側にはみ出ている個所が１辺であるが、該１辺
が相対する個所にあることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088704A JPH02266556A (ja) | 1989-04-06 | 1989-04-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088704A JPH02266556A (ja) | 1989-04-06 | 1989-04-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02266556A true JPH02266556A (ja) | 1990-10-31 |
Family
ID=13950269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1088704A Pending JPH02266556A (ja) | 1989-04-06 | 1989-04-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02266556A (ja) |
-
1989
- 1989-04-06 JP JP1088704A patent/JPH02266556A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459148B1 (en) | QFN semiconductor package | |
| JPH02266556A (ja) | 半導体装置 | |
| JPH02105450A (ja) | 半導体装置 | |
| JP2845841B2 (ja) | 半導体装置 | |
| JP2665061B2 (ja) | ワイヤーボンディング方法 | |
| JPH03105950A (ja) | 半導体集積回路のパッケージ | |
| JPH01286342A (ja) | 面実装超薄形半導体装置 | |
| JPH09223767A (ja) | リードフレーム | |
| JPH0739237Y2 (ja) | 半導体装置 | |
| JPH0333068Y2 (ja) | ||
| JPS6155770B2 (ja) | ||
| JPS585347U (ja) | 樹脂封止型半導体装置 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JP2508612Y2 (ja) | リ―ドフレ―ム | |
| KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH03259555A (ja) | リードフレーム | |
| JPS5858354U (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH03220712A (ja) | ワイヤボンディング構造体 | |
| JPH04287961A (ja) | リードフレーム | |
| JPH0523547U (ja) | 電力半導体装置 | |
| JPH06295934A (ja) | フィルムキャリアリード及びそれを用いたｌｓｉ構造 | |
| JPH10223638A (ja) | 半導体装置及びその実装方法 | |
| JPH0414250A (ja) | ワイヤボンディングリード | |
| JPH03116767A (ja) | Ｉｃのパッケージ | |
| JPS6081652U (ja) | 樹脂封止型半導体装置 |