JPH02267964A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02267964A JPH02267964A JP1089007A JP8900789A JPH02267964A JP H02267964 A JPH02267964 A JP H02267964A JP 1089007 A JP1089007 A JP 1089007A JP 8900789 A JP8900789 A JP 8900789A JP H02267964 A JPH02267964 A JP H02267964A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal semiconductor
- film
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000013078 crystal Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000013079 quasicrystal Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に関する。
［従来の技術］
［発明が解決しようとする課＠］
しかし、上記従来技術には単結晶半導体基板表面に絶縁
膜を介して単結晶半導体膜が形成された構造に於て、前
記単結晶半導体膜表面から溝部を形成し、該溝部にゲー
ト部やキャパシタ部あるいはアイソレーション部を形成
して用いる事は無かった。その為に、単結晶半導体基板
表面に絶縁膜を介して単結晶半導体膜が形成された構造
の基板を用いて半導体装置を製造する場合に、溝部を形
成して、該溝部にゲート部やアイソレーション部を形成
して半導体集積回路装置の集積度を向上したり、キャパ
シタ部を形成してダイナミック・メモリの集積度を向上
したりする事等が出来無いと云５課題等が有った。
膜を介して単結晶半導体膜が形成された構造に於て、前
記単結晶半導体膜表面から溝部を形成し、該溝部にゲー
ト部やキャパシタ部あるいはアイソレーション部を形成
して用いる事は無かった。その為に、単結晶半導体基板
表面に絶縁膜を介して単結晶半導体膜が形成された構造
の基板を用いて半導体装置を製造する場合に、溝部を形
成して、該溝部にゲート部やアイソレーション部を形成
して半導体集積回路装置の集積度を向上したり、キャパ
シタ部を形成してダイナミック・メモリの集積度を向上
したりする事等が出来無いと云５課題等が有った。
本発明は、かかる従来技術の課題を解決し、単結晶半導
体基板表面に絶縁膜を介して単結晶半導体膜が形成され
た基板を用いて半導体集積回路装置を製造する場合に、
−層の集積度の向上を可能となす新規な半導体装置の製
造方法を提供する事を目的とする。
体基板表面に絶縁膜を介して単結晶半導体膜が形成され
た基板を用いて半導体集積回路装置を製造する場合に、
−層の集積度の向上を可能となす新規な半導体装置の製
造方法を提供する事を目的とする。
［課題を解決するための手段］
上記課題を解決する為に本発明は、半導体装置の製造方
法に関し、 （１） 単結晶半導体基板表面に絶縁膜を介して単結晶
半導体膜が形成された構造に於て、前記単結晶半導体膜
と前記絶縁膜を通して前記牟結晶半導体膜基板迄溝部を
形成する手段をとる事を基本とする事、及び （２） 前記第一項記載の溝部を含む表面に半導体膜を
形成する手段を取る事、 等の手段を取る。
法に関し、 （１） 単結晶半導体基板表面に絶縁膜を介して単結晶
半導体膜が形成された構造に於て、前記単結晶半導体膜
と前記絶縁膜を通して前記牟結晶半導体膜基板迄溝部を
形成する手段をとる事を基本とする事、及び （２） 前記第一項記載の溝部を含む表面に半導体膜を
形成する手段を取る事、 等の手段を取る。
［実施例コ
以下、実施例により本発明を詳述する。
第１図及び第２図は本発明の実施例を示す半導体装置の
断面図である。
断面図である。
第１図では、単結晶半導体基板１の表面には酸素イオン
打込み等により形成された二酸化硅素等から成る絶縁膜
２を介して単結晶半導体膜６が形成されて成り、該準結
晶半導体膜２の表面からホトリソグラフィーとドライエ
ツチング等により溝部４が単結晶半導体基板１迄形成さ
れて成る。
打込み等により形成された二酸化硅素等から成る絶縁膜
２を介して単結晶半導体膜６が形成されて成り、該準結
晶半導体膜２の表面からホトリソグラフィーとドライエ
ツチング等により溝部４が単結晶半導体基板１迄形成さ
れて成る。
第２図では、単結晶半導体基板１１の表面がら形成され
た綱引１２を介して単結晶半導体１ｊ々１６が形成され
て成り、溝部１４が形成されて成るところ迄は第１図の
例と同様であるが、その後前記溝部１４を含む表面に半
導体膜１５が形成されて成“る。
た綱引１２を介して単結晶半導体１ｊ々１６が形成され
て成り、溝部１４が形成されて成るところ迄は第１図の
例と同様であるが、その後前記溝部１４を含む表面に半
導体膜１５が形成されて成“る。
第１図の実施例の応用例としては、例えば溝部４を含む
表面にゲー）Ｗ化膜を形成後、溝部４と準結晶半導体膜
表面とにゲート電極を形成して各々のＭＯ３型ＦＥＴと
成したり、あるいはキャパシタ部と、したりする事がで
きる。更に、溝部４に絶縁膜を埋め込みアイソレーショ
ン部と成−ｔｉもできる。
表面にゲー）Ｗ化膜を形成後、溝部４と準結晶半導体膜
表面とにゲート電極を形成して各々のＭＯ３型ＦＥＴと
成したり、あるいはキャパシタ部と、したりする事がで
きる。更に、溝部４に絶縁膜を埋め込みアイソレーショ
ン部と成−ｔｉもできる。
第２図の実施例の応用例としては、溝部１４の表面を含
む半導体膜１５０表面にゲート酸化）漢とゲート電極を
形成する事により、例えば溝部に形成されたキャパシタ
部と溝部１４以外の半導体膜１５０表面に形成されたＭ
Ｏ３型ＦＥＴとを半導体膜１４にて結合・して構成する
事等もできる。更に溝部１４に絶縁膜を埋め込んでアイ
ソレーション部と成す事もできる。
む半導体膜１５０表面にゲート酸化）漢とゲート電極を
形成する事により、例えば溝部に形成されたキャパシタ
部と溝部１４以外の半導体膜１５０表面に形成されたＭ
Ｏ３型ＦＥＴとを半導体膜１４にて結合・して構成する
事等もできる。更に溝部１４に絶縁膜を埋め込んでアイ
ソレーション部と成す事もできる。
２．１２・・・・・・絶縁膜
ろ、１３・・・・・・単結晶半導体膜
４．１４・・・・・・溝 部
１５・・・・・・・・・・・・半導体膜以上
［発明の効果］
本発明により、単結晶半導体基板表面に絶縁膜を介して
単結晶半導体膜が形成された基板を用いて半導体集積回
路装置を製造する場合に、−）−の集積度の向上を計る
事ができる効果がある。
単結晶半導体膜が形成された基板を用いて半導体集積回
路装置を製造する場合に、−）−の集積度の向上を計る
事ができる効果がある。
出願人 セイコーエプソン株式会社
代理人 弁理士 鈴木喜三部（他１名）
８Ｆ、１図及び第２図は本発明化実施例を示す半導体装
置の要部の断面図である。 １１１・・・・・・牢結晶半導体装置
置の要部の断面図である。 １１１・・・・・・牢結晶半導体装置
Claims (2)
- （１）単結晶半導体基板表面に絶縁膜を介して単結晶半
導体膜が形成された構造に於いて、前記単結晶半導体膜
と前記絶縁膜を通して前記単結晶半導体基板迄溝部が形
成されて成る事を特徴とする半導体装置の製造方法。 - （２）前記請求項１記載の溝部を含む表面には半導体膜
が形成されて成る事を特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089007A JPH02267964A (ja) | 1989-04-08 | 1989-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089007A JPH02267964A (ja) | 1989-04-08 | 1989-04-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02267964A true JPH02267964A (ja) | 1990-11-01 |
Family
ID=13958795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1089007A Pending JPH02267964A (ja) | 1989-04-08 | 1989-04-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02267964A (ja) |
-
1989
- 1989-04-08 JP JP1089007A patent/JPH02267964A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980005441A (ko) | 반도체 소자의 제조 방법 | |
| JPH01251760A (ja) | 強誘電体記憶装置 | |
| JPS63237571A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02267964A (ja) | 半導体装置の製造方法 | |
| JPS618969A (ja) | 半導体集積回路装置 | |
| JPH03227024A (ja) | 半導体装置の製造方法 | |
| JPH02114670A (ja) | 電界効果トランジスタ | |
| JPS61105868A (ja) | 半導体装置 | |
| JPH01241134A (ja) | 半導体装置 | |
| JPH033272A (ja) | 半導体装置 | |
| JPH0223664A (ja) | 半導体装置の製造方法 | |
| JP2532471B2 (ja) | 半導体装置 | |
| JPH02267952A (ja) | 半導体装置の製造方法 | |
| JPH02267962A (ja) | 半導体メモリセルとその製造方法 | |
| JPS5834949B2 (ja) | 半導体メモリ装置 | |
| JPS61234066A (ja) | 半導体装置 | |
| JPS6336143B2 (ja) | ||
| JPS63141360A (ja) | 半導体装置 | |
| JPH0414869A (ja) | 半導体記憶装置 | |
| JPS61133654A (ja) | 半導体集積回路装置 | |
| JPS62149139A (ja) | 薄い絶縁膜の形成方法 | |
| JPS6085539A (ja) | 半導体装置の製造方法 | |
| JPS63308341A (ja) | 半導体装置の製造方法 | |
| JPH02114673A (ja) | 半導体装置の製造方法 | |
| JPS60158653A (ja) | 半導体装置の製造方法 |