JPH02268003A - マイクロ波集積回路とマイクロ波増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数のマイクロストリップ線路間の電磁的結
合が問題となるマイクロ波集積回路と、マイクロ波増幅
器に関するものである。

従来の技術 第７図は従来のマイクロ波集積回路の構成図である。１
０はセラミック基板、２０．３０はマイクロストリップ
線路、４０．５０はそれぞれマイクロ波能動回路５５の
入力端子及び出力端子であり、それぞれマイクロストリ
ップ線路２０および３０の一端６０１７０に接続される
。８０．９０はそれぞれマイクロストリップ線路４０．
５０の他端に設けられた端子である。１００はマイクロ
波能動回路５５のバイアス端子、１１０は直流電源であ
る。

以上のように構成された従来のマイクロ波集積回路にお
いて、マイクロストリップ線路２０は端子８０に与えら
れた信号を入力端子４０に伝達し、マイクロストリップ
線路３０は出力端子５０に発生した信号を端子９０に伝
達する。

第８図は従来のマイクロ波増幅器の構成図である。２０
０は接地導体、２ｏ５はセラミック基板、２１０は増幅
器の入力端子、２１５はボンディングワイヤ、２２０は
入力整合回路を構成するマイクロストリップ線路、２３
０はコンデンサ、２４０はボンディングワイヤである。

２５０はＭＭＩＣ増幅器、２６０はＭＭＩＣ増幅器２５
０の入力端子、２７０はＭＭＩＣ増幅器２５０の出力端
子、２８０はＭＭＩＣ増幅器２５０のパイ、アス端子で
ある。２９０はボンディングワイヤ、３００．３１０．
３２０１３３０はコンデンサ、３４０はボンディングワ
イヤ、３５０．３６０は誘導性線路、３６５．３６６は
抵抗、３７０はボンディングワイヤである。破線で囲ま
れた３８０はコンデンサ３００．３１０．３２０．３３
０、ボンディングワイヤ３４０、誘導性線路３５０．３
θ０、抵抗３６５．３６６からなる橋絡Ｔ形回路である
。３８Ｓはボンディングワイヤ、３９０はＭＭＩＣ増幅
器である。４００はＭＭＩＣ増幅器３９０の入力端子、
４１０はＭＭＩＣ増幅器３９０の出力端子、４２０はＭ
Ｍ　Ｉ　Ｃ増幅器３９０のバイアス端子である。４３０
はバイパスコンデンサ、４３５はセラミック基板２０５
上に設けられたスルーホール、４４０．４４５．４５０
．４６０はボンディングワイヤ、４７０はコンデンサ、
４８０は出力整合回路を構成するマイクロストリップ線
路、４９０はボンディングワイヤ、４９５は出力端子で
ある。５００はバイアス供給用線路、５１０はボンディ
ングワイヤ、５２０はバイアス端子である。−点鎖線で
囲まれた部分５３０はマイクロストリップ線路２２０の
一部とマイクロストリップ線路４８０の一部で構成され
た第７図の従来例で示した従来のマイクロ波集積回路で
ある。

以上のように構成された従来のマイクロ波増幅器におい
て、入力信号は入力端子２１０１　ボンディングワイヤ
２１５．マイクロストリップ線路２２０を介してＭＭＩ
Ｃ増幅器２５０の入力端子２６０に入力される。信号は
ＭＭＩＣ増幅器２５０で増幅された後、出力端子２７０
から、橋絡Ｔ型回路３８０に入力される。信号は橋絡Ｔ
型回路３８０で利得の周波数変動を補正された後、ＭＭ
ＩＣ増幅器３９０にボンディングワイヤ３８５を介して
供給され、再び増幅される。その後、出力端子４１０か
らボンディングワイヤ４５０、コンデンサ４７０１　マ
イクロストリップ線路４８０、ボンディングワイヤ４９
０を介して出力端子４９５へ出力される。バイアス電圧
は、バイアス端子５２０から、ボンディングワイヤ５１
０、バイアス供給線路５００、ボンディングワイヤ４６
０．４４０１４４５を介して２つのＭＭＩＣ増幅器２５
０．３９０にそれぞれへ供給される。

発明が解決しようとする課題 しかしながら第７図のような構成では、回路の集積度を
上げるためにマイクロストリップ線路２０．３０間の間
隔Ｓを狭くした場合、端子８０に入力した信号の一部が
マイクロストリップ線路２０と３０の電磁的に結合によ
り端子９０に漏洩する。第２図は第７図のマイクロ波回
路の特性図である。第２図で実線で示した特性は、端子
４０．５０それぞれからマイクロ波能動回路５５を見た
インピーダンスがともに５０Ωであり、線路間隔Ｓ　＝
　０．　５５　ｍ　ｍ１　線路長１：ｏ、７ｍｍ１　各
線路幅Ｗ＝０．１ｍｍの場合に端子８０と端子９０間の
アイソレーションを示したものである。第２図より明ら
かなようにＩＧＨｚでのアイソレージぴンは一４７ｄＢ
である。端子８０と端子９０間の信号の漏洩は、線路間
隔Ｓが狭くなればなるほど、線路幅Ｗが狭くなればなる
ほど多くなる。

以上のようなマイクロ波集積回路を高利得の増幅器の入
出力線路として利用した第８図の増幅器の場合、入力端
子２１０、出力端子４９５、バイアス端子５２０の位置
関係により、マイクロストリップ線路２２０と、マイク
ロストリップ線路４８０が近接し、電磁的に結合する。

そして、増幅器の入出力間に帰還が発生する。第５図は
第８図のマイクロ波増幅器の特性図である。第５図に実
線で示されているのは、マイクロストリップ線路２２０
とマイクロストリップ線路４８０間の間隔Ｓ　＝　０．
　５５　ｍ　ｆｆｂ　　近接している区間の長さｌ＝０
．７、それぞれの線路幅Ｗ＝０．１の場合の第８図のマ
イクロ波増幅器の利得の実測値である。

マイクロストリップ線路２２０とマイクロストリップ線
路４８０間の電磁的結合によりマイクロ波増幅器の出力
から入力へ帰還が生じ、０．　８ＧＨ２から１．９ＧＨ
ｚの間で利得が５ｄＢ程度変動している。このように、
従来のマイクロ波増幅器では、回路の小型化により入出
力間に帰還が生じ、特性が劣化するという問題点を有し
ていた。

本発明は、２本の線路が近接しても、線路間に結合を起
こしにくいマイクロ波集積回路を提供することを目的と
する。

又本発明は入出力線路が相互に近接しても帰還が発生し
に＜＜、特性の劣化しないマイクロ波増幅器を提供する
ことを目的とする。

課題を解決するための手段 本発明は、回路基板上に設けられた互いに近接する部分
を有する第１及び第２のマイクロストリップ線路と、前
記第１のマイクロストリップ線路と第２のマイクロスト
リップ線路が近接している部分の間隙に設けられ前記近
接する部分の長さより長い第３のマイクロストリップ線
路と、一端を接地され他端を第３のマイクロストリップ
線路に接続されたコンデンサを少なくとも一つ備えたこ
とを特徴とするマイクロ波集積回路を提供するものであ
る。

又本発明は前記マイクロ波集積回路と、増幅用能動素子
または増幅回路を備え、前記マイクロ波集積回路の第１
のマイクロストリップ線路に前記増幅用能動素子または
増幅回路の入力端子を接続し、前記マイクロ波集積回路
の第２のマイクロストリップ線路に前記増幅用能動素子
または増幅回路の出力端子を接続し、前記マイクロ波集
積回路の第３のマイクロストリップ線路に前記増幅用能
動素子または増幅回路のバイアス端子を接続したことを
特徴とするマイクロ波増幅器を提供するものである。

作　　　用 本発明のマイクロ波集積回路は前記した構成により、第
３のマイクロストリップ線路が高周波的に接地になり、
両側にある第１のマイクロストリップ線路と第２のマイ
クロストリップ線路間の電磁的結合を遮断し、第１のマ
イクロストリップ線路と第２のマイクロストリップ線路
間のアイソレーションを向上させる。しかも、第３の線
路は直流的には接地されていないので、バイパスコンデ
ンサのついたバイアス回路として使用できる。

本発明のマイクロ波増幅器は前記した構成により、第３
のマイクロストリップ線路を高周波的に接地し、入力端
子に接続された第１のマイクロストリップ線路と第２の
マイクロストリップ線路間の電磁的結合を遮断し、マイ
クロ波増幅器の出力から入力への帰還を低減しマイクロ
波増幅器の性能の劣化を防止するとともに、第３のマイ
クロストリップ線路を用いて増幅用能動素子または増幅
回路にバイアスを供給しマイクロ波増幅器の小型化を可
能にする。

実施例 第１図は本発明の一実施例におけるマイクロ波集積回路
を示す構成図である。第１図において、第７図に示す従
来例と同一部分は同一番号を付して説明を省略する。第
１図が第７図と異なる点は、マイクロストリップ線路２
０１３０間にマイクロストリップ線路６００を設け、マ
イクロストリップ線路６００の両端を一端を接地したコ
ンデンサ６１０．６２０で接地したことと、マイクロス
トリップ線路６００の一端をマイクロ波能動回路５５の
バイアス端子１００ａに接続し、他端を直流電源１１０
ａに接続したことである。

以上のように構成された本実施例のマイクロ波集積回路
において、マイクロストリップ線路２０は端子８０に与
えられた信号を入力端子４０に伝達し、マイクロストリ
ップ線路３０は出力端子５０に発生した信号を端子９０
に伝達する。

マイクロストリップ線路６００は高周波的に接地になり
、両側にあるマイクロストリップ線路２０とマイクロス
トリップ線路３０の電磁的結合を遮断し、マイクロスト
リップ線路２０とマイクロストリップ線路３０間のアイ
ソレーションを改善する。たとえば、第２図で破線で示
すように、その特性は端子６０，７０からマイクロ波能
動回路側をみたインピーダンスがともに５０Ωであり、
ｍｌ　各線路幅Ｗ＝０．１ｍｍの場合に端子８０と端子
９０間のアイソレーションを示したものである。実線で
示した特性は、従来例である第７図において同一条件の
場合のアイソレージロンである。

第２図より、第１図の本発明の実施例の方が第７図の従
来例よりアイソレーションが１５ｄＢ程度改善されてい
る。しかもマイクロストリ、ツブ線路２０と３０間のマ
イクロストリップ線路６００でマイクロ波能動回路５５
ヘバイアスを供給するため他にバイアス供給回路を設け
る必要もなく、コンデンサ８１０．６２０がバイパスコ
ンデンサとして機能し、回路全体の小型化をはかれる。

以上のように本実施例によれば、２本のマイクロストリ
ップ線路の間に、両端をコンデンサで接地し、たマイク
ロストリップ線路を備えることにより、２本のマイクロ
ストリップ線路の電磁的結合を遮断し、２本のマイクロ
ストリップ線路間のアイソレージロンを改善する。また
、マイクロストリップ線路６００は直流的には接地され
ていないので、バイパスコンデンサのついたバイアス回
路として使用でき回路を小型化できる。

第３図は本発明の他の実施例におけるマイクロ波集積回
路の構成図である。第３図において、第７図と同一部分
は同一番号を付して説明を省略する。第３図が第７図と
異なる点は、マイクロストリップ線路２０．３０間に下
層金属膜６４０とその上に設けられた誘電体膜６４５、
さらにその上に設けられた上層金属膜８５０からなるＭ
ＩＭ　（Ｍｅｔａｌ　　Ｉｎ５ｕｌａｔｏｒ　Ｍｅｔａ
ｌ）型コンデンサ６５５を構成した点、上層金属膜６５
０の一端をスルーホール６６０で接地し他端をボンディ
ングワイヤ６６５で接地した点、下層金属膜６４０の一
端に接続されたマイクロストリップ線路６７０に直流電
源１１０ａを接続し他端に接続されたマイクロストリッ
プ線路６７５にバイアス端子１００ａに接続した点であ
る。

以上のように構成された本実施例のマイクロ波集積回路
において、マイクロストリップ線路２０．３０は高周波
信号の伝達路として機能する。上層金属膜８５０は完全
に接地になり、両側にあるマィクロストリップ線路２０
とマイクロストリップ線路３０の電磁的結合を第１図の
場合よりさらに低減させ、マイクロストリップ線路２０
とマイクロストリップ線路３０間のアイソレーションを
改善する。しかも高周波的に接地状態になっているＭＩ
Ｍ型コンデンサの下層電極６４０を用いてマイクロ波能
動回路５５にバイアスを供給するので新たにバイアス回
路が設ける必要もなく、回路全体の小型化をはかれる。

以上のように本実施例によれば、２本のマイクロストリ
ップ線路の間に、ＭＩＭ型コンデンサを備え、ＭＩＭ型
コンデンサの上層電極を接地し、下層電極を用いてマイ
クロ波能動回路へバイアスを供給することにより、２本
のマイクロストリップ線路の電磁的結合を遮断し、２本
のマイクロストリップ線路間のアイソレーションを改善
すると同時にマイクロ波能動回路のバイアス回路を構成
し、回路の小型化を可能にする。

第４図は本発明の一実施例におけるマイクロ波増幅器を
示す構成図である。第４図において、第８図と同一部分
は同一番号を付して説明を省略する。第４図は、出力端
子４９５ａとバイアス端子５２０ａの位置が第８図の出
力端子２２０とバイアス端子５２０の位置関係と入れ替
わっている点、第８図のバイアス供給用線路５００の代
わりにマイクロストリップ線路２２０とマイクロストリ
ップ線路４８０ａの間に設けられたバイアス供給用マイ
クロストリップ線路７００を用いてＭＭ　Ｉ　Ｃ増幅器
２５０，３９０にバイアスを供給している点で第８図の
従来例と異なる。また、マイクロストリップ線路７００
の両端それぞれにバイパスコンデンサ４３０，７１０を
ボンディングワイヤ４６０ａ、７２０を用いて接続し、
マイクロストリップ線路７００を高周波的に接地してい
る。−点鎖線で囲んだ部分７３０はマイクロス）　ＩＪ
ツブ線路２２〇一部とマイクロストリップ線路４８０ａ
の一部およびマイクロストリップ線路７０’Ｏの一部で
構成された第１図に示すマイクロ波集積回路である。

以上のように構成された本実施例のマイクロ波増幅器に
ついて、以下その動作を説明する。マイクロス）　ＩＪ
ツブ線路７００が高周波的に接地になり、両側にあるマ
イクロストリップ線路２２０とマイクロストリップ線路
４８０ａの電磁的結合を遮断し、マイクロストリップ線
路２２０とマイクロストリップ線路４８０ａ間のアイソ
レーションを向上させる。

第５図はマイクロストリップ線路２２０を構成するマイ
クロストリップ線路とマイクロストリップ線路４８０ま
たは４８０ａを構成するマイクロストリップ線路間の間
隔Ｓと近接している区間の長さ１１　　それぞれの線路
幅Ｗを同一条件にした場合の第８図及び第４図のマイク
ロ波増幅器の利得を示したものである。第５図において
第８図のマイクロ波増幅器の利得を実線で、第４図のマ
イクロ波増幅器の利得を点線で示す。第５図より明らか
なように、第８図の場合、マイクロストリップ線路２２
０とマイクロストリップ線路４８０間の電磁的結合によ
りマイクロ波増幅器の入出力間に帰還が生じ、０．８Ｇ
Ｈｚから１．９ＧＨｚの間で利得が５ｄＢ程度変動して
いる。本発明のマイクロ波増幅器である第４図の場合に
は同じ周波数範囲で利得変動が１．５ｄＢ以内になって
おり、マイクロストリップ線路２２０を構成するマイク
ロストリップ線路とマイクロストリップ線路４８０ａを
構成するストリップ線路間のアイソレージロンが向上し
たことによる効果が生じている。しかも、第４図の実施
例ではマイクロストリップ線路７００をバイパスコンデ
ンサのついたバイアス回路としても利用しているため回
路を小型化できる。

以上のように本実施例によれば、増幅器の入出力線路間
にバイパスコンデンサで両端を接地したマイクロストリ
ップ線路を配置する事により、入出力線路間の間隔を広
げることなく増幅器の入出力間の帰還を防止することが
できる。しかも、前記の両端を接地したマイクロストリ
ップ線路をバイアス回路として利用することにより増幅
回路全体の小型化を図ることができる。

第６図は本発明の他の実施例におけるマイクロ波増幅器
を用いたＭＭＩＣ増幅器チップのパターン図である。第
６図°において、８００はＧａＡｓ基板からなるＭＭＩ
Ｃチップ、８１０．８２０はそれぞれＦＥＴである。８
３０はＦＥＴ８１０のソース端子、８４０はＦＥＴ８２
０のソース端子であり、８５０．８６０はそれぞれを接
地するためのポンディングパッドである。８７０はＦＥ
Ｔ８１０のゲート端子、８８０はドレイン端子、８９０
はＦＥＴ８２０のゲート端子、９００はＦＥＴ８２０の
ドレイン端子である。９１０はＭＭＩＣチップ８００の
入力端子、９１５は入力信号をＦＥＴ８１０へ伝達する
ためのマイクロストリップ線路である。ＭＩＭ型コンデ
ンサ９２０は、下層金属膜９３０を接地用ポンディング
パッド９３５に接続され、ＦＥＴ８１０のゲートバイア
ス端子９５５のバイパスコンデンサとして機能する。

９６０はＦＥＴ８１０の入力整合を行うマイクロス）　
ＩＪツブ線路である。９７０，９８０はそれぞれＭ（Ｍ
型コンデンサであり、上層金属膜（電極）９９０を共用
している。上層金属膜９９０はスルーホール１０００と
接地用ポンディングパッド１０１０を用いて接地される
。そして下層型ｐｉｉ。

２０をドレインバイアス端子１０３０とＦＥＴ８１ｏの
出力整合回路を構成するマイクロストリップ線路１０３
５に接続することで、ＭＩＭ型コンデンサ９７０をバイ
パスコンデンサとして機能させる。同様に、下層電極１
０４０をゲートバイアス端子１０５０とＦＥＴ８２０の
入力整合回路を構成するマイクロストリップ線路１０５
５に接続することで、ＭＩＭ型コンデンサ９８０をバイ
パスコンデンサとして機能させる。１０６０、１０７０
は段間接続用のマイクロストリップ線路、１０８０は段
間の直流遮断用ＭＩＭ型コンデンサである。１０９０．
１１００はマイクロストリップ線路、１１１０は出力端
子である。１１２０は出力整合用のマイクロストリップ
線路、１１３０はＦＥＴ８２０のドレインバイアス端子
、　１１４０はバイパスコンデンサとして機能するＭ　
Ｉ　Ｍ　型コンデンサである。ＭＩＭ型コンデンサの下
層電極１１５０は接地用のポンディングパッド１１６０
に接続される。−点鎖線で囲んだ１１７０はマイクロス
トリップ線路９１５．１１００及びＭＩＭ型コンデンサ
９７０．９８０で構成された前記マイクロ波集積回路で
ある。

以上のように構成された本実施例のマイクロ波集積回路
を用いたＭＭＩＣ増幅器チップにおいて、ゲートバイア
ス端子９５５．１０５０に負の電圧を、　ドレインバイ
アス端子１０３０、１１６０に正の電圧を加えると、入
力端子９１０に加えた信号が増幅されて出力端子１１１
０に現われる。ＭＭＩＣの場合チップ寸法が小さく、マ
イクロストリップ線路９１５とマイクロストリップ線路
１１００間の距離は非常に狭くなる。しかし、マイクロ
ストリップ線路９１５とマイクロストリップ線路１１０
０の間に設けられたＭＩＭ型コンデンサ９７０と９８０
の上層金属膜９９０が両端を直接接地されているため、
マイクロストリップ線路９１５とマイクロストリップ線
路１１００は電磁的に結合しにく（なり、線路間の間隔
を狭くすることが可能となる。また、ＭＩＭ型コンデン
サ９７０および９８０はバイパスコンデンサとして機能
するため、バイアス回路に新たにバイパスコンデンサを
設ける必要がない。よって、従来に比べＭＭＩＣチップ
８００を小型化できる。

以上のように本実施例によれば、ＭＭＩＣ増幅器チップ
の入出力線路間に一方の電極を接地したＭＩＭ型コンデ
ンサを構成し、そのＭＩＭ型コンデンサの他方の電極を
能動素子のバイアス供給線路に用いることにより、回路
を小型化し、しかも入出力間の電磁的結合を低減し出力
から入力への帰還を低減し増幅器の特性劣化を防止する
ことができる。

なお、第１図の実施例において両端をコンデンサで接地
したマイクロストリップ線路はマイクロス）　ＩＪツブ
線路６１０が１本だけであったが複数本でもよい。第２
図の特性図で具体的な線路幅Ｗ。

マイクロストリップ線路の近接している区間の長さ１１
　線路間隔Ｓの場合の本発明のマイクロ波集積回路特性
について示したが、異なった値の線路幅Ｗ、マイクロス
トリップ線路の近接している区間の長さ１．線路開隔Ｓ
のマイクロ波集積回路でも同様の効果を有することはい
うまでもない。第３図の実施例において、上層金属膜６
５０を接地する代わりに下層金属膜８４０を接地し上層
金属膜６５０をバイアス回路として使用してもよいし、
ＭＩＭ型コンデンサを複数個設けてもよい。第４図の実
施例において、ＩＧＨ２帯で動作する増幅器に本発明の
マイクロ波集積回路を用いたが他の帯域の増幅器でもよ
い。また、第４図の実施例においてＭＭＩＣ増幅器チッ
プ８００を用いたが、ＦＥＴやトランジスタ等のディス
クリート素子を用いたマイクロ波増幅回路でよい。第５
図の特性図で具体的な線路幅Ｗ、マイクロストリップ線
路の近接している区間の長さ１１　　線路間隔Ｓの場合
の本発明のマイクロ波増幅器の特性について示したが、
異なった値の線路幅Ｗ、マイクロストリップ線路の近接
している区間の長さ１．線路間隔Ｓのマイクロ波増幅器
でも同様の効果を有することはいうまでもない。第６図
の実施例において、上層金属膜９９０を接地して下層基
板１０２０１１０４０をバイアス用線路として用いたが
、上層金属膜９９０を２つに分離し、下層金属膜１０２
０．１０４０を接地し、分離した上層金属膜９９０を用
いてバイアスを供給してもよい。

発明の詳細 な説明したように、本発明のマイクロ波集積回路におい
ては、マイクロ波集積回路の入出力間のアイソレージ３
ンを向上させることができるだけでなく、マイクロ波集
積回路を小型化でき、その実用的効果は大きい。

また、本発明のマイクロ波増幅器においては、マイクロ
波増幅器の特性を劣化させることなく回路を小型化でき
、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例におけるマイクロ波集積回路
の構成図、第２図は上記実施例と従来例とを比較して示
すのマイクロ波回路の特性図、第３図は本発明の他の実
施例におけるマイクロ波集積回路の構成図、第４図は本
発明の一実施例におけるマイクロ波増幅器の構成図、第
５図は上記実施例と従来例とを比較して示すマイクロ波
増幅器の特性図、第６図は本発明の他の実施例における
マイクロ波増幅器を用いたＩＣチップのパターン図、第
７図は従来のマイクロ波集積回路の構成図、第８図は従
来のマイクロ波増幅器の構成図である。 ２０．３０．２２０．　４８０　ａ、　　６００．　７
００、９４０、９６０、１０４０、１１００・・・マイ
クロストリップ線路、６１０．６２０．７１０１・・・
コンデンサ、６５５．９２０．９７０．９８０・・・Ｍ
ＩＭ型コンデンサ。 代理人の氏名　弁理士　粟野玉章　ほか１名第１図 υ、３θ、どρρ　゛−マイクロストリ・Ｖプ博Ｉ企Ｉ
０ρｌＬ％−ハ′イ７スｍ瞥子 ／　ＩＯＬ”−’ＩＬ　Ｑ　亀５ｌ１ ６１０、６Ｚｏ　−−ｗンテンプ ーー−」壮−一二 第 図 ｚ４θ に５５ 下層金属寝 誘１＋体弾 主層金属膜 ｍ１閂型コンテンプ ／α− Ｏ 周 Ｃ皮 墨Ｋ （Ｇ／−／Ｚン ２２０、４８θ４７θθ゛−マイクロストソ７プ甥べ陪
２ｓｏ、　　３ｑθ−ｒＷＭ）Ｃ４嘔１に５ｚθ４−・
−バイアス嫡子 ”ｔｔｏ・−コンテンプ ７３０−−マイグロ液集積凹許 第 図 司 ”！ 数 （θＨ′Ｌ） ８θ６−ＭＭｌ０テッフ０ ９Ｚｌ）、　９７θ、９８０　”’　Ｍｌ／”＋２コン
テンプ９ｑ０゛−上層金！瑛

Claims (5)

【特許請求の範囲】
1. （１）回路基板上に設けられた互いに近接する部分を有
   する第１のマイクロストリップ線路及び第２のマイクロ
   ストリップ線路と、前記第１のマイクロストリップ線路
   と第２のマイクロストリップ線路が近接している部分の
   間隙に設けられた１本以上の第３のマイクロストリップ
   線路と、一端を接地され他端を第３のマイクロストリッ
   プ線路に接続されたコンデンサを少なくとも一つを備え
   、第３のマイクロストリップ線路の一端を直流電源に接
   続し、前記第３のマイクロストリップ線路の他端を能動
   素子または能動回路のバイアス端子に接続したことを特
   徴とするマイクロ波集積回路。
2. （２）第３のマイクロストリップ線路の第１のマイクロ
   ストリップ線路と第２のマイクロストリップ線路が近接
   している部分の間隙に位置する部分の両端近傍それぞれ
   に一端を接地されたコンデンサを備えたことを特徴とす
   る請求項１記載の範囲第１項記載のマイクロ波集積回路
   。
3. （３）モノリシックＩＣ基板上に設けられた互いに近接
   する部分を有する第１のマイクロストリップ線路および
   第２のマイクロストリップ線路と、第１のマイクロスト
   リップ線路と第２のマイクロストリップ線路が近接して
   いる部分の間隙に設けられた第１の金属膜と第１の金属
   膜上に構成された誘電体膜と前記誘電体膜上に構成され
   た第２の金属膜からなるＭＩＭ型コンデンサを１つ以上
   備え、前記ＭＩＭ型コンデンサの第１の金属膜もしくは
   第２の金属膜のどちらかを接地し、前記ＭＩＭ型コンデ
   ンサの他方の金属膜の一端を直流電源に接続し、前記の
   金属膜の他端を能動素子または能動回路のバイアス端子
   に接続したことを特徴とするマイクロ波集積回路。
4. （４）請求項１または２記載のマイクロ波集積回路と、
   増幅用能動素子または増幅回路を備え、前記マイクロ波
   集積回路の第１のマイクロストリップ線路に前記増幅用
   能動素子または増幅回路の入力端子を接続し、前記マイ
   クロ波集積回路の第２のマイクロストリップ線路に前記
   増幅用能動素子または増幅回路の出力端子を接続し、前
   記マイクロ波集積回路の第３のマイクロストリップ線路
   に前記増幅用能動素子または増幅回路のバイアス端子を
   接続したことを特徴とするマイクロ波増幅器。
5. （５）請求項３記載のマイクロ波集積回路と、増幅用能
   動素子または増幅回路を備え、前記マイクロ波集積回路
   の第１のマイクロストリップ線路に前記増幅用能動素子
   または増幅回路の入力端子を接続し、前記マイクロ波集
   積回路の第２のマイクロストリップ線路に前記増幅用能
   動素子または増幅回路の出力端子を接続し、前記マイク
   ロ波集積回路の第１または第２の金属膜のうち直流電源
   を接続した方の金属膜の一端を前記増幅用能動素子また
   は増幅回路のバイアス端子を接続したことを特徴とする
   マイクロ波増幅器。